

УДК 681.327.664.8

Панин В.А., Сидоров Ю.И.,
Шапалова Н.М.

ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА ФЕРРИТАХ ДЛЯ АБОНЕНТСКИХ ПУНКТОВ

Дается описание структурной схемы оперативного запоминающего устройства АП-3992, его составных узлов, конструкции; излагается метод построения тракта воспроизведения-запрета для системы выборки 3D, 3W, использованной в устройстве.

Современный этап развития вычислительной техники характеризуется увеличением числа классов и типов применяемых запоминающих устройств, а также резким повышением требований к их основным эксплуатационным параметрам. Создание абонентских пунктов предъявляет ряд специфических требований к запоминающим устройствам, входящим в состав периферийного процессора. Оперативное запоминающее устройство (ОЗУ) для абонентских пунктов должно обладать надежностью, достаточной емкостью и быстродействием.

ОЗУ АП-3992 для ЕС-8504 имеет следующие технические характеристики: емкость 16 Кбайт; время обращения 3 мкс; мощность, потребляемая устройством, 50 Вт; масса 6 кг.

При проектировании ОЗУ для абонентского пункта были рассмотрены основные системы выборки 2D; 2,5D; 3D, 3W.

Система типа 2D позволяет разработать ОЗУ с наименьшим циклом работы, но стоимость одного бита информации в ОЗУ с системой 2D значительно выше, чем в ОЗУ с другими системами выборки. Системы 2,5D и 3D, 3W позволяют получить примерно одинаковое быстродействие, но при небольшой разрядности, например 1 байт, стоимость системы 3D, 3W ниже. В результате для ОЗУ АП-3992 была выбрана система 3D, 3W.

Повышение эксплуатационной надежности ОЗУ достигнуто применением интегральных схем и блоков матриц большой емкости. Одним из важнейших условий высокой надежности работы устройства является размещение на одной плате больших функциональных узлов, что приводит к уменьшению соединений между платами. Это достигается использованием печатных плат больших размеров.

В ОЗУ размер печатной платы равен 310х160 мм. В качестве схем электронного обрамления были применены микросхемы серий 146, 155 и 169.

Важной составной частью ОЗУ является магнитный блок. Надежность его работы зависит от правильного выбора типа прошивки съемного провода и его длины. В ОЗУ АП-3992 использован плоский блок матриц ПБМ/0,6-3.

Условно структурную схему ОЗУ (рис. 1) можно разделить на две составные части: адресную и числовую.

Адресная часть состоит из регистра адреса, линейных и диодных дешифраторов с электронным обрамлением для формирования токов чтения и записи.

Регистр адреса представляет собой 14-разрядный счетчик, построенный на "Д"-триггерах со сквозным переносом. Запись на регистр адреса производится либо с регистровых входов, либо добавлением 1 на его счетный вход. Выход регистра адреса с помощью микросхем с открытым коллектором подсоединяется к магистралам устройства АП-2100.

Дешифратор адреса построен по двухступенчатой схеме. Первой его ступенью являются линейные дешифраторы. Младшие семь разрядов регистра адреса подключены к двум дешифраторам ДШ16 (X) и ДШ8 (X), которые, в свою очередь, соединены с координатой X второй ступени. Старшие семь разрядов регистра адреса аналогично, через дешифраторы ДШ16 (Y) и ДШ8 (Y), соединены с координатой Y второй ступени.

Второй ступенью дешифрации адреса служит диодная матрица (рис. 2) с формирователями втекающего тока (ФТК) и вытекающего тока (ФТЭ) и электронным обрамлением. Диодная матрица позволяет сформировать полутoki чтения и записи амплитудой 400 мА и произвести коммутацию таких двухполярных полутокoв на выбранные координатные обмотки X и Y ферритового блока. Схема диодной матрицы экономична и обладает достаточным быстродействием.

Ферритовый блок представляет собой куб, который состоит из пяти плоских блоков матриц типа ПБМ/0,6-3. Емкость каждого блока матриц 16384х2 бита. В матрицах использованы ферритовые сердечники марки М5ВТ-1К размером 0,6х0,4х0,13 мм. Каждый феррит матрицы имеет два координатных провода и обмотку считывания, одновременно являющуюся обмоткой запрета.

Координатные шины всех матриц соединены последовательно. По цепям считывания-запрета матрицы конструктивно разделены на четыре секции.

Числовая часть ОЗУ, предназначенная для записи информации, ее считывания, контроля и для передачи информации в магистраль




Рис. 1. Структурная схема ОЗУ




Рис. 2. Диодная матрица

устройства АР-2100, состоит из буферного регистра и тракта воспроизведения-запрета системы 3D, 3W.

Отличительная черта такого тракта — совмещение обмотки воспроизведения и запрета. Это накладывает специфические требования на его построение, так как во время цикла чтения с этой обмотки снимается информационный сигнал порядка 10–15 мВ, а во время цикла запрета пропускается ток запрета амплитудой порядка 800 мА.

Существует ряд способов организации тракта воспроизведения-запрета.

В ОЗУ применена схема с режектором на входе усилителя воспроизведения, что позволило добиться выравнивания токов в полусекциях считывания-запрета.

В случае равенства сопротивлений полусекций помехи на входе усилителя воспроизведения от действия тока запрета равны по амплитуде и имеют одинаковую полярность, т. е. синфазны. Преобразование дифференциальной помехи в синфазную происходит тем точнее, чем ближе полные сопротивления полусекций друг к другу. Применение режекторных трансформаторов, а также компенсация разброса активных сопротивлений полусекций считывания-запрета позволили получить надежно работающую схему тракта воспроизведения-запрета.

В качестве усилителей воспроизведения применены микросхемы серии 146. Для формирования импульса запрета амплитудой 800 мА две микросхемы серии 169 включены параллельно.

Буферный регистр состоит из девяти счетных "Д"-триггеров, предназначенных для кратковременного хранения счетной информации и записи новой информации в ОЗУ с регистровых входов, и снабжен клавиатурой для записи числа в автономном режиме. Выходная информация буферного регистра подается в магистраль устройства АР-2100.

Правильность работы ОЗУ определяется схемой контроля по четности.

Местное устройство управления предназначено для выработки временных сигналов, необходимых для работы ЗУ. Формирование импульсов чтения, записи, стробов воспроизведения и запрета осуществляется с помощью линий задержки. Предусмотрена возможность сдвига импульсов во времени.

ОЗУ может работать в двух режимах: комплексном и автономном. Для выбора режима работы необходимо переключатель АР/КР (АР — автономная работа, КР — комплексная работа) установить в соответствующее положение. Автономная работа необходима для наладки устройства, а также для ремонта и проведения профилактических работ. При автономной работе с помощью местного пульта по всем адресам и осуществлять проверку устройства по тесту ДОЖДЬ.

Контроль правильности работы ОЗУ осуществляется схемой контроля по четности; в случае сбойной ситуации включается триггер ошибки.

Путем изменения питающих напряжений в пределах $\pm 5\%$ (± 5 , ± 27 , -10 В) и изменения уровня напряжения $+15$ В до возникновения свободной ситуации по тесту ДОЖДЬ проверяется зона устойчивой работы ОЗУ.

В комплексном режиме связь и управление работой ОЗУ с АП-2100 осуществляется при помощи следующих сигналов:

- ОБР. ОЗУ – обращение к ОЗУ;
- ЗАП/СЧИТ – определение режима работы ОЗУ;
- О.ГАШ – общее гашение;
- ПИТ. ВКЛ – питание включено.

С помощью сигнала ПИТ. ВКЛ обеспечивается сохранность информации в случае отключения питания. При отключении напряжения на входах блоков питания на вход схемы управления подается логический сигнал, блокирующий поступление последующих сигналов ОБР. ОЗУ, что позволяет закончить цикл текущего обращения. Чтобы избежать потери информации при отключении питания, достаточно сохранить уровни питающих напряжений в пределах допусков на работу микросхем ($\pm 5\%$) в течение 5–10 мкс, что обеспечивается характеристиками источников питания АП-2100.

Для проверки ОЗУ в комплексном режиме с помощью программ реализуются проверочные тесты: прямой и обратный шахматный код, бегущий "0", бегущая "1" и др.

В случае сбоя происходит блокировка обращения к ОЗУ и на пульте управления АП-2100 индицируется адрес, где произошел сбой.

Конструктивно АП-3992 оформлено в виде блока размером $160 \times 150 \times 310$ мм и состоит из 6 плат размером 160×310 мм и ферритового блока. На одной плате размещены буферный регистр и схема управления устройством. На торце этой платы укреплен пульт местного управления с органами ручного управления устройством и индикации.

На каждой из трех плат усилителей воспроизведения размещены три разряда, которые подсоединяются к обмоткам считывания-запрета через разъемы типа РШ2Н-1-30.

14-разрядный регистр адреса, линейные дешифраторы и электронное обрамление диодных матриц размещены на двух платах.

Питание, выходные и входные сигналы плат буферного и адресного регистров, усилителей воспроизведения и ферритового блока коммутируются через два разъема типа РППМ-17.

Ферритовый блок конструктивно оформлен в виде двух плат с габаритными размерами 310×160 мм и 150×160 мм. На платах располагаются диодные матрицы и ферритовый куб, связь между которыми осуществляется с помощью печатного монтажа.