

СПЕЦИАЛЬНОЕ
НАУЧНО-ПРОИЗВОДСТВЕННОЕ
ОБЪЕДИНЕНИЕ
«АЛГОРИТМ»

МОСКОВСКИЙ
НАУЧНО-УЧЕБНЫЙ
ЦЕНТР

Дисплейный
комплекс
ЕС7970

Обработка OldPC.su

1985

СПЕЦИАЛЬНОЕ НАУЧНО-ПРОИЗВОДСТВЕННОЕ ОБЪЕДИНЕНИЕ "АЛГОРИТМ"
Московский научно-учебный центр

И.А.Бушева, Н.Н.Комяков, В.С.Морозов, В.И.Солодовников

ДИСПЛЕЙНЫЙ КОМПЛЕКС ЕС7970

Учебное пособие

Москва 1985

1. ОБЩИЕ СВЕДЕНИЯ ПО МИКРО-ЭВМ

Термином микро-ЭВМ принято называть такие ЭВМ, в которых большая часть электронных схем размещена в нескольких интегральных микросхемах. Микро-ЭВМ имеет значительно меньшие размеры и гораздо дешевле, чем большие ЭВМ.

Главной частью микро-ЭВМ является процессор, в котором выполняются операции, заданные программой, и контролируется процесс обработки информации (рис. 1). Процессор микро-ЭВМ состоит обычно из нескольких интегральных микросхем, одна из которых включает в себя арифметико-логическое устройство (АЛУ), устройство управления (УУ) и называется микропроцессором (МП).




Рис. 1. Структурная схема микро-ЭВМ дисплейного комплекса EC7970

Чтобы иметь возможность выполнить обработку данных по заданной программе, микро-ЭВМ должна иметь память, в которой хранятся команды и обрабатываемые данные. Часть памяти, в которой хранятся команды, называется памятью программ. Если предполагается использовать микро-ЭВМ только для решения одной задачи, программа может постоянно храниться в памяти. Для хранения программ обычно используют постоянное запоминающее устройство (ПЗУ), запрограммированное изготавителем в соответствии с требованиями пользователя.

Памятью данных в микро-ЭВМ является оперативное запоминающее устройство (ОЗУ). Данные, поступающие в ОЗУ, обрабатываются процессором в соответствии с программой, хранящейся в ПЗУ. В ОЗУ временно хранятся результаты выполнения операций по вывода их на устройство ввода-вывода (УВВ).

Если требуется организовать хранение данных и программ с целью их последующего использования, то применяются внешние запоминающие устройства (ВЗУ). Чаще всего – это накопители на магнитной ленте или на магнитном диске.

Для управления работой запоминающих устройств в состав микро-ЭВМ включают устройство управления запоминающим устройством (УУЗУ).

Связь между микро-ЭВМ и УВВ осуществляется с помощью интерфейса ввода-вывода. Так как каждое УВВ характеризуется своим набором действий, сопряжения между микро-ЭВМ и УВВ в каждом случае также должны быть различны. В общем случае данные передаются по схеме ОЗУ → МП → БИ. Но в связи с тем, что МП работает относительно медленно, предусмотрена возможность передачи данных непосредственно из ОЗУ в блок интерфейсный (БИ) и обратно. Такая передача реализуется с помощью канала прямого доступа в память (КПДП).

Все связи внутри микро-ЭВМ осуществляются по нескольким многоразрядным шинам. Эти шины (обычно их три) в каждый момент времени связывают только те элементы структуры микро-ЭВМ, которым в этот момент времени необходим обмен информацией. Пространственное распределение межсоединений заменяется времененным распределением связей по одним и тем же линиям связи. Такой способ обмена информацией называется магистральным. Аналогично организована, например, дальняя телефонная связь, когда большое количество абонентов может связываться по одной и той же линии, но не одновременно. Это отрицательно скаживается на быстродействии системы, но существенно упрощает и снижает стоимость аппаратуры, обслуживающей обмен информацией.

Каждое из устройств, подключенных к магистрали, может быть задатчиком и исполнителем или только исполнителем или задатчиком. Задатчиком называется устройство, осуществляющее управление шиной. Исполнителем называется устройство, выполняющее требуемые действия под управлением задатчика.

Существуют четыре управляющих сигнала, которые исходят от задатчика: ЧтЗУ - чтение ЗУ (ОЗУ или ПЗУ), ЗпЗУ - запись ЗУ (ОЗУ), ЧтЭ - чтение элементов ввода-вывода, ЗпЭ - запись элементов ввода-вывода.

Сигнал ШД - подтверждение передачи данных - выдает исполнитель в ответ на запрос задатчика. Этот сигнал введен для повышения надежности передачи данных.

Сигнал запрета Запр1 служит для запрета работы ЗУ. При его низком уровне ЗУ не должно выполнять операции чтения или записи. Аналогично при низком уровне второго сигнала запрета - Запр2 элементы ввода-вывода не должны реагировать на обращение к ним.

Для установления порядка передачи шины задатчиком используются специальные сигналы: входной сигнал РШых - разрешение подключения к шине, ЗАН - занято. Задатчики переключают эти сигналы по отрицательному фронту импульсов сигнала ШЧ - шинная тактовая частота.

При низком уровне сигнала РШых задатчик может начать операцию захвата шины. В этом случае, если задатчику не надо выходить на шину, устанавливается низкий уровень РШых. Если же задатчик занимает шину, то он устанавливает высокий уровень сигнала РШых и поддерживает низкий уровень сигнала ЗАН.

I.1. Микропроцессоры

В истории развития электронно-вычислительной техники выделяют четыре этапа, которые определяют четыре поколения ЭВМ. Сначала были вакуумные лампы, затем транзисторы, еще позднее интегральные микросхемы; теперь же МП открывают новый этап технологического развития. Способность к программированию последовательности выполняемых функций, т.е. способность работать по заданной программе, является главным отличием МП от элементов "жесткой" логики, таких как интегральные схемы малой и средней степени интеграции. МП является основой любой микро-ЭВМ, он осуществляет обработку данных, управляет компонентами микро-ЭВМ и обменом информацией с УВВ.

Первый микропроцессор (Intel 4004) появился в 1971 г. Улучше-

ние большинства характеристик МП непосредственно связано с совершенствованием технологий их изготовления. Именно она определила общепринятое в настоящее время деление всех МП на три поколения:

первое поколение (1971 - 73 гг.) - на основе р-канальной МОП-технологии, время выполнения операции 10-20 мкс;

второе поколение (1973 - 75 гг.) - на основе n-МОП- и КМОП-технологии, время выполнения операций 2-5 мкс;

третье поколение (после 1975 г.) - на основе КМОП/КНС, КМОП, ТТЛШ, И²Л и ЭСЛ технологий, время выполнения операций 0,1 - 0,5 мкс.

Классификация микропроцессоров проводится по наиболее существенным характеристикам с целью выбора наиболее эффективной среды их применения.

По назначению МП могут быть поделены на две группы:

- универсальные, позволяющие создавать микро-ЭВМ для широкого диапазона применений, например, KP580ИК30A, Intel 8080;

- специализированные, например, калькуляторные БИС.

Микропроцессоры имеют два основных направления применения:

- традиционное для средств ВТ, совпадающее с направлением применения мини-ЭВМ;

- нетрадиционное (вместо устройств с жесткой структурой), в котором до появления МП использование средств ВТ не предполагалось.

Замена устройств с жесткой логикой микро-ЭВМ дает ряд преимуществ: во-первых, системы на основе МП имеют значительно большую гибкость. Это наиболее важное их достоинство. Логика функционирования микро-ЭВМ определяется программой. В результате становится возможным значительное изменение характеристик системы только за счет замены программы без каких-либо переделок печатных плат. Во-вторых, системы на основе МП имеют меньшую стоимость (1-5% стоимости мини-ЭВМ). Микро-ЭВМ дешевле устройств с жесткой структурой, поскольку БИС МП обычно заменяет 75-200 корпусов ИС малой и средней степени интеграции. В-третьих, время и стоимость разработки систем на основе МП значительно меньше. В-четвертых, надежность микро-ЭВМ выше надежности устройств с жесткой структурой благодаря сокращению числа межсоединений.

Перечисленные преимущества систем на основе МП предопределили их использование в системах связи, навигационных, медицинских системах, в электронных кассовых аппаратах, в цифровых измерительных приборах, в автомобилях, контроллерах внешних устройств ЭВМ и мн-

гих других областях науки и техники. Основными областями применения МП являются:

- информационно-измерительная техника (16%);
- управление производством (18%);
- авиаия и космос (15%);
- системы связи (14%);
- вычислительная техника (13%);
- военная техника (9%);
- бытовая техника (3%);
- медицина (3%);
- транспорт (2%);
- др. области (7%).

Аппаратные средства МП включают в себя (рис. 2): АЛУ, УУ и рабочие регистры. Кроме того, в составе МП могут быть УВВ, генератор тактовых импульсов и некоторые другие элементы.

АЛУ выполняет арифметические и логические операции над числами и адресами, представленными в двоичном коде. Состав операций определен набором команд, составляющих основу программных средств МП.

Арифметические операции выполняются в соответствии с правилами двоичной арифметики, логические операции - по правилам Булевой алгебры (алгебры логики).

Структура АЛУ сложна, но не содержит никаких специфичных элементов. Она использует сумматор по модулю два, сдвигателя, регистры и т.д. В распоряжении АЛУ имеется вспомогательный регистр - аккумулятор. Когда команда требует выполнения операции над данными, эти данные извлекаются из регистров или памяти (ОЗУ) и поступают в АЛУ. АЛУ в соответствии с указанием УУ обрабатывает их, а результат (новые данные) запоминается в аккумуляторе.

УУ управляет работой как АЛУ, так и всех других элементов МП. Оно обеспечивает (совместно с генератором тактовых импульсов) извлечение команды из памяти и правильную последовательность смен состояний МП.

Рабочие регистры МП представляют собой 8-разрядные ячейки, служащие для оперативного хранения текущей информации. Регистры общего назначения (РОН) обеспечивают более быстрый доступ к хранящимся в них операндам, чем ОЗУ. На структурной схеме МП РОН обозначены буквами: В, С, Д, Е, Я и Л. Регистры объединены попарно, что позволяет обрабатывать слова одинаковой длины как 8, так и 16 бит. Последнее используется,




Рис. 2. Структурная схема микропроцессора KP580IV2

если необходимо организовать хранение адреса памяти в РОН или выполнить вычисления над двухбайтными числами.

Алгоритм каждой операции, выполняемой МП, определяется с помощью кода соответствующей команды. Если в МП отводится 8 бит для записи кода операции, то можно различать максимум 2^8 кодов операций.

Программный счетчик содержит адрес выполняемой команды. Если код команды состоит из двух байтов, то считывание происходит за два шага. Устройство управления увеличивает содержимое программного счетчика на единицу всякий раз, когда байт кода команды передается из памяти в МП.

В МП используются внутренние шины трех видов – информационные, адресные и управляющие. Шина представляет собой группу линий связи, число которых определяет разрядность одновременно передаваемой по шине двоичной информации от одного или нескольких источников (задатчиков) к одному или нескольким приемникам (исполнителям). Шина данных (ШД) МП, как правило, двунаправленная, т.е. может передавать информацию в обоих направлениях.

1.2. Микропроцессор КР580ИК80А

В серию К580 входят семь больших интегральных схем (БИС), изготовленных по n-MOS-технологии, которые позволяют строить 8-разрядные универсальные и специализированные микропроцессорные системы очень широкого диапазона применения. Универсальность комплекта в значительной степени обусловлена функциональной полнотой состава БИС, который включает:

- универсальный 8-разрядный МП КР580ИК80А;
- контроллер прямого доступа к памяти (КПДП) КР580ВТ57;
- программируемый интерфейс для периферийных устройств (ППИ) КР580ВВ55;
- программируемый интерфейс для каналов связи (ПСИ) КР580ВВ51;
- программируемый датчик временных интервалов (ДВИ) КР580ВИ53;
- контроллер приоритетных прерываний (КПП) КР580ВН59;
- программируемый контроллер электронно-лучевой трубки КР580ВЛ75.

Кроме того, совместно с перечисленными БИС без каких-либо уст-

ройств сопряжения можно использовать четыре микросхемы из микропроцессорного комплекта (МПК) серии 589, а именно:

- многорежимный буферный регистр (МБР) К589ИР12;
- блок приоритетного прерывания (БПП) К589ИК14;
- шинный формирователь (ШФ) К589АП16;
- шинный формирователь с инверсией (ШФИ) К589АП26.

Из названных микросхем в комплексе ЕС7970 используются программно-управляемые микросхемы КР580ИК80А, КР580ВТ57, а также К589ИР12, К589ИК14, К589АП16, К589АП26.

БИС КР580ИК80А представляет собой 8-разрядное центральное процессорное устройство, предназначенное для обработки данных и управления.

Уровни входных и выходных сигналов БИС совместимы с наиболее распространенными уровнями транзисторно-транзисторной логики. Кристалл размером 4,2x4,8 мм содержит около 5 тысяч транзисторов и заключен в 40-выводной корпус. По способу реализации команд МП относится к группе устройств с "жестким" микропрограммным управлением. БИС КР580ИК80А характеризуется высокой технологичностью изготовления, относительно низкой стоимостью и достаточно универсальной структурой, позволяющей широко применять ее для построения микропроцессорных систем.

Архитектура МП - это его логическая организация, определяемая возможностями МП по реализации заданных функций. Под архитектурой МП понимают его структуру, способы представления и форматы данных, набор команд, способы адресации данных, характеристики и назначение вырабатываемых МП управляющих сигналов.

АЛУ предназначено для выполнения арифметических и логических операций. Данные, предназначенные для обработки (операнды), могут поступать в АЛУ из нескольких различных мест:

- из аккумулятора и, например, из регистра общего назначения D;
- из аккумулятора и через буфер шины данных из памяти.

Только один из операндов, передаваемых в АЛУ, поступает из аккумулятора, другой операнд передается либо из одного из регистров общего назначения, либо из памяти. Если необходимо сложить содержимое двух регистров общего назначения, то предварительно содержимое одного из них нужно передать в аккумулятор. АЛУ может выполнять операции сложения, вычитания и сдвига. С помощью этих базовых операций программист может написать программу, реализующую, например,

умножение или деление. Кроме того, АЛУ выполняет сравнение двух операндов с помощью логических операций И, ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ.

Выполнение какой-либо операции АЛУ может ставиться в зависимость от значения результата предыдущей операции. Подобная ситуация возникает, например, в том случае, когда при сложении появляется единица переноса. Чтобы обратиться к информации о результатах вычислений, АЛУ соединяется со специальным набором триггеров, которые устанавливаются в "1" или сбрасываются в "0" в зависимости от результата произведенных вычислений. Каждый из триггеров хранит какой-то один признак, а в совокупности эти триггеры образуют пятиразрядный регистр признаков:

З - признак нулевого результата;
S - признак отрицательного результата (значение старшего разряда);

C - признак переноса;

AC - признак полупереноса (из младшей тетрады в старшую);

R - признак четности результата.

Результаты операций передаются в аккумулятор, т.е. регистр признаков содержит информацию о данных, пересылаемых из АЛУ в аккумулятор. Значения признаков используются только при выполнении команд определенного типа, в других случаях они игнорируются. Весь первый байт кода команды считывается из памяти и передается в регистр команд в течение фазы выборки команды, при этом код операции может занимать весь байт или его часть.

Декодирование содержимого первого байта позволяет определить:

- количество байтов, содержащихся в команде;
- является ли содержимое второго и третьего байтов в совокупности адресом памяти, по которому хранятся предназначенные для обработки данные;
- какая должна выполняться операция.

Для декодирования первый байт передается из регистра команд в дешифратор кода операции, по результатам работы которого вырабатывается нужная последовательность сигналов управления. Это приводит к считыванию второго и третьего байтов из памяти, если это необходимо, а также к собственно выполнению операции, предусматриваемой командой.

Во время выполнения текущей команды программный счетчик указывает адрес первого байта следующей предназначенной для исполнения команды. УУ увеличивает содержимое программного счетчика на единицу всякий раз, когда байт кода команды передается из памяти в МП.

Если код команды состоит из двух байтов, то после передачи в МП первого байта программный счетчик будет содержать адрес второго байта текущей команды, после передачи которого в МП содержимое программируемого счетчика снова увеличится на единицу и определит таким образом адрес первого байта следующей команды.

Чтение и запись информации возможны только тогда, когда определено значение соответствующего адреса памяти. Этот адрес указывает ячейку памяти, предназначенную для записи или считывания байта команды или байта данных. МП передает адрес из регистра в память пошине адреса (ША). Для доступа к памяти требуется некоторое время, поэтому возможность обращения к нужному слову в памяти появляется не сразу. Существование такой задержки обуславливает необходимость хранения адреса, поэтому в МП встраивается специальный регистр, предназначенный для хранения адреса памяти, называемый регистром адреса.

Как и в обычных ЭВМ последовательность команд (программа) размещается во внешнем по отношению к МП ЗУ. Команды могут состоять из одного, двух или трех байтов, которые последовательно располагаются в ЗУ. Первый байт команды отводится для записи кода операции. Код операции указывает, какие действия должны быть выполнены над данными, а также вид обрабатываемых данных. Вторая часть команды отводится для записи operandов или адреса, по которому находятся ценные, участвующие в операции. Если код операции указывает, где находятся данные, то их обработка может начинаться сразу после считывания первого байта команды. Код операции может, например, указывать, что обработка должен подвергнуться второй байт кода команды. В таком случае operandы, предназначенные для обработки, находятся в самой команде. Такой способ адресации называется непосредственной адресацией памяти. Если код операции указывает, что второй и третий байты команды вместе образуют адрес данных, предназначенных для обработки (адрес операнда), то эти два байта должны быть переписаны в МП. После этого МП "знает", где искать требуемые данные. Такой способ адресации, когда в команде указывается адрес операнда, называется прямой адресацией памяти.

Команда с 16-разрядной адресной частью позволяет обращаться к 65635 ($2^{16}-1$) ячейкам памяти. Единица вычитается, так как нулевой адрес не соответствует никакой ячейке памяти. Этого количества, как правило, вполне достаточно для задач, решаемых микро-ЭВМ.

Косвенная адресация памяти необходима в том случае, когда раз-

рядность адресной части команды меньше, чем требуется. В этом случае адресация проводится в два этапа. На первом этапе по адресу, хранящемуся в команде, выбирается пара регистров МП, содержащая адрес ячейки памяти, из которой на втором этапе выбирается операнд.

Косвенная адресация памяти медленнее прямой, но число операндов, к которым можно обращаться при косвенной адресации, в 2^n раз больше, чем число операндов при прямой адресации (n -разрядность адресной части команды).

Организация стека позволяет обрабатывать данные согласно принципу "последним записан - первым прочитан". Операнд или другая информация может пересыпаться в стек без указания адреса, поскольку каждое слово, помещаемое в стек, занимает сначала первый регистр, а затем "проталкивается" последующими словами каждый раз на регистр выше. Выполняется информация в обратном порядке, начиная с первого регистра, в котором хранится слово, посланное в стек последним. Количество регистров определяет глубину стека, которая может быть значительно увеличена за счет организации его не в самом МП, а в ОЗУ. В МП имеется указатель стека (УС), содержимое которого определяет адрес соответствующих ячеек памяти в ОЗУ. При записи или чтении информации из стека значение УС изменяется на 2.

Прежде чем перейти к описанию функций, выполняемых отдельными устройствами и регистрами МП КР580ИК80А, рассмотрим, какие действия совершаются в течение одного цикла команды. МП работает циклически, т.е. непрерывно выполняет одни и те же действия. Другими словами, МП непрерывно осуществляет выборку команды из памяти, выполняет операцию, указанную в команде, выбирает следующую команду и т.д. Во второй фазе МП дешифрирует содержимое регистра команд и определяет адреса операндов. Затем АЛУ приступает к выполнению операции.

Для управления работой МП в цикле команды используются два регистра. Одним из них является программный счетчик, который обеспечивает последовательную выборку команд из памяти. Другим является регистр команд, который используется для временного хранения команды. Фаза выборки команды начинается с выборки первого байта команды, адрес которого находится в программном счетчике, и занесения его в регистр команд.

Исполнение команды сводится к выполнению АЛУ соответствующих операций над данными. Во время исполнения команды программный счетчик содержит адрес первого байта следующей предназначенный для исполнения команды.

Цикл команды реализуется за 4-5 машинных циклов, точное число которых зависит от сложности команды и равно числу обращений МП к памяти. Таким образом, число машинных циклов в цикле команды определяется тем, сколько раз используется ШД. Цикл любой команды состоит по меньшей мере из одного машинного цикла, так как даже в самом простом случае необходимо извлечь из памяти один байт команды и передать его в МП.

Чтобы скоординировать события в микро-ЭВМ и выполнять их в нужной последовательности, требуется организация управления событиями во времени, т.е. синхронизация. В большинстве случаев для синхронизации используется пара сигналов тактирования Φ_1 и Φ_2 , представляющих собой две последовательности прямоугольных сигналов с одинаковыми амплитудой и частотой, но с разной скважностью и сдвинутых по фазе на 180° . Эти сигналы вырабатывает генератор тактовых импульсов.

Состояние – это простейшее действие, выполняемое в МП, в течение одного периода сигнала тактирования. Пример действия: дешифрация информации, занесение в регистр и т.д.

2. ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

2.1. Общие сведения о ЗУ микро-ЭВМ

Для обработки данных по заданной программе микро-ЭВМ должна иметь память, в которой хранятся команды и обрабатываемые данные. С этой целью применяют ЗУ, которые можно разделить на два типа – постоянные и оперативные. ПЗУ используются для хранения программ, ОЗУ – для хранения данных, изменяющихся в процессе работы системы. ЗУ микро-ЭВМ строятся на БИС.

Рассмотрим состав внешних выводов БИС ЗУ, через которые МП подключается к памяти (рис.3). В ОЗУ имеются две шины данных – входная и выходная, в ПЗУ – только выходная. Интегральные схемы ЗУ имеют также группу управляющих входов выборки кристалла (ВК). Эти входы являются входами схемы конъюнкции, разрешающей обращение к БИС ЗУ, поэтому ОЗУ может выдавать или записывать информацию только при $VK1=1$ и $VK2=0$, а ПЗУ выдавать информацию лишь при $VK1=VK2=1$. Входы ВК предназначены для разрешения обращения к данной БИС при организации памяти из нескольких БИС ЗУ.

Так как емкость БИС ЗУ, как правило, меньше требуемой емкости памяти микро-ЭВМ, для ее наращивания используется многомодульная организация памяти. Интегральные микросхемы, хранящие информацию, которая образует машинные слова, называются модулем памяти. На рис. 4 представлен пример модуля памяти, состоящего из восьми БИС. Один бит каждого слова находится в одной ИС. Число машинных слов, которые могут храниться в одном модуле памяти, равно числу битов, которые могут храниться на одном кристалле.

Пример многомодульной организации памяти, содержащей n модулей ЗУ с двунаправленной ШИ, представлен на рис. 5.

Для обмена информацией между МП и памятью требуются адресация памяти, подача сигналов ЗП/Чт и синхронизация работы памяти и МП. Процесс адресации памяти при многомодульной организации включает не только адресацию слов, но и выбор нужного модуля ЗУ. Последнее требует введения системы дешифрации номера модуля. Выбор номера модуля можно осуществить двумя способами:

– дешифрацией адреса, когда некоторые разрядные линии адресной шины кодируют номер модуля и используются как управляющие для выбора модуля ЗУ;

– с помощью управляющих сигналов и сигналов состояния; этот способ используется, когда МП имеет специальные выходы управляющих сигналов и кода состояния, т.е. выбор модуля ЗУ может быть произведен непосредственно без дополнительных схем. Сигналы ЗП/Чт подаются на соответствующие входы ОЗУ и определяют режим работы – запись или чтение. ПЗУ работает только в одном режиме – чтения, поэтому на вход ПЗУ подается только сигнал Чт.

Перед тем как определить, для чего нужна синхронизация работы МП и ЗУ, рассмотрим, каким образом в общем случае происходит обмен данными между МП и ЗУ при записи и считывания.

Операция записи в ЗУ выполняется для передачи данных от МП в выбранную ячейку ЗУ. Она включает в себя следующие действия (рис.6):

- 1) адрес ячейки ЗУ, в которую нужно записать данные, поступает из МП в ЗУ;
- 2) адрес дешифрируется селектором адреса;
- 3) МП передает в ЗУ данные и одновременно управляющий сигнал записи;
- 4) данные записываются в ячейку ЗУ по заданному адресу.

Операция считывания из ЗУ выполняется для передачи данных, имеющихся в выбранной ячейке ЗУ, в МП. Она включает в себя следующие действия (рис. 7):




Рис. 3. Состав внешних выводов БИС ЗУ




Рис. 4. Модуль памяти, состоящий из восьми БИС




Рис. 5. Пример многомодульной организации ЗУ




Рис. 6. Выполнение операции
"Запись"




Рис. 7. Выполнение операции
"Чтение"

- 1) адрес ячейки ЗУ, содержимое которой должно быть передано в МП, поступает из МП в ЗУ;
- 2) адрес дешифрируется селектором адреса;
- 3) МП посыпает в ЗУ сигнал считывания;
- 4) содержимое выбранной ячейки ЗУ поступает в МП.

Синхронизация работы ЗУ и МП необходима для обеспечения как для ЗУ, так и для МП приема информации с ШД только после стабилизации ее состояния. Выполнение этого условия в простейшем случае возможно выбором МП и ЗУ с одинаковым быстродействием. Для использования в микро-ЭВМ МП и ЗУ, имеющих большую разницу по быстродействию, должны существовать специальные управляющие сигналы из ЗУ для МП, например сигнал готовности.

2.2. Общие сведения по ОЗУ

ОЗУ делятся на два класса – статические и динамические. В статическом ОЗУ для хранения одного бита информации используется отдельный триггер. В динамическом ОЗУ информация хранится в виде электрических зарядов емкости затвор–подложка МОП-транзистора. Эта емкость через несколько секунд разряжается, так что для сохранения информации требуется периодическая подзарядка (регенерация).

Динамические ОЗУ имеют значительные преимущества перед статическими ОЗУ: они потребляют меньшую мощность в устойчивом состоянии, используют меньшее количество элементов на бит запоминаемой информации. Однако для реализации регенерации требуется дополнительное схемное оборудование. Поэтому динамическая память эффективна лишь для ОЗУ относительно большого объема.

2.3. Построение ОЗУ в комплексе ЕС7970

ОЗУ комплекса ЕС7970 построено на микросхемах К565РУ1А (рис.8), представляющих собой динамическое ЗУ с произвольной выборкой емкостью 4096×1 бит.




Рис. 8. Состав выводов БИС ЗУ К565РУ1А:

AO-AI1 – адресные входы; CE – вход для сигнала, разрешающего обращение к ОЗУ;
CS – сигнал выбора корпуса; D – вход информации

Если на входе сигнал CE равен 0, то ОЗУ работает в режиме хранения информации, если CE равен 1, то в режиме разрешения выбора адреса ОЗУ. Операции записи-чтения выполняются лишь при наличии на

входе \bar{CS} сигнала, равного нулю. Задание режима работы ЗУ – запись или чтение – осуществляется подачей на вход \bar{WE} сигнала: "1" – режим чтения, "0" – режим записи.

Микросхема K565РУ1А (рис. 9) состоит из матрицы запоминающих элементов; регистра RG1, который хранит адреса A0-A11; логического блока; RG2 – 64-разрядного регистра; мультиплексора МХ и усилителя считывания. Микросхема может работать в режимах записи, считывания и хранения информации. В режиме считывания по переднему фронту сигнала СВ при наличии сигнала CS' адресное слово записывается в регистр RG1. Младшие шесть разрядов адреса (A0-A5) выбирают с помощью дешифратора одну строку матрицы запоминающих элементов, которая полностью записывается в регистр RG2. Старшие разряды адреса (A6-A11), снимаемые с регистра RG1, управляют работой мультиплексора, с помощью которого выбирается один из шестидесяти четырех разрядов регистра RG2. Сигнал CS' управляет работой усилителя.

По заднему фронту СВ информация из регистра RG2 записывается снова в выбранную строку матрицы.

В режиме записи, когда CS = 1, входная информация записывается в регистр RG2 в разряд, номер которого выбирается мультиплексором.

В режиме регенерации (хранения) сигнал CS' = 0 запрещает обращение к памяти с записью или чтением информации. За один цикл регенерации осуществляется регенерация одной из 64-х строк матрицы запоминающих элементов, выбираемой с помощью разрядов адреса A0-A5, подаваемых на микросхему со счетчика регенерации.

Из микросхем K565РУ1А собирается ТЭЗ ОЗУ. ТЭЗ ОЗУ АПТ000.0027 имеет объем памяти 16 Кбайт на 9 разрядов. Необходимая длина слова достигается параллельным включением девяти микросхем. Для достижения требуемого объема памяти на один разряд подключено по четыре микросхемы. Таким образом, ТЭЗ ОЗУ состоят из четырех модулей микросхем K565РУ1А, по девять в каждом (рис. 10). Адресные разряды A0-A11 разводятся на адресные входы всех микросхем в ТЭЗах ОЗУ. Выбор модулей осуществляется одним из четырех сигналов СВ0-СВ3, который формируется в зависимости от состояния разрядов A12, A13 адреса. В зависимости от состояния этих разрядов формируется также один из четырех сигналов \bar{WE} – (WBO-WB3) и в режиме записи информации подается на один из четырех модулей микросхем. Так как сигнал СВ должен иметь уровень 12 В, то вводится усилитель, который формирует из сигнала ТЗУ один из сигналов СВ0-СВ3 в зависимости от состояния адресных вхо-




Рис. 9. Состав микросхемы К565РУ1А




Рис. 10. Организация Т359 ОЗУ

дов А12, А13. Сигналы, управляющие работой усилителя, и сигналы -(WEO-WE3) формируются с помощью дешифратора (ДШ). Управление ДШ осуществляется сигналами W1, W2, "Запись" (рис. II). Сигнал W1рабатывается при регенерации или при появлении сигнала РВ, т.е. как в режиме "Запись", так и в режиме "Чтение". Сигнал W2 вырабатывается при отсутствии регенерации и при наличии сигнала РВ. Сигнал "Запись" определяет режим записи информации в ОЗУ.




Рис. 11. Схема формирования сигналов управления апресацией, записью и чтением в ТЗЗс ОЗУ

Таким образом сигналы управления усилителем СВ появляются в режимах записи, чтения и регенерации информации, а сигналы -WB формируются только в режиме записи при условии, что нет регенерации информации. Сигнал РД является ответным сигналом на FB и известает МИ о том, что по данному адресу находится ТЗЗ ОЗУ.

2.4. Общие сведения о ПЗУ

Особенностью ПЗУ является то, что заложенная в нем информация не изменяется в процессе обработки данных и сохраняется при выключении электропитания. Из ПЗУ возможно только считывание информации.

Функционирование ПЗУ можно рассматривать как выполнение однозначного преобразования Р-разрядного кода адреса ячейки ПЗУ в М-разрядный код хранящегося в ней слова (рис. 12). Дешифратор адреса по заданному адресу из возможных адресов открывает доступ к соответствующему М-разрядному слову в матрице памяти размером $M \times N$. Содержимое этих




Рис. 12. Структура ПЗУ

М-разрядов передается затем в выходной буферный усилитель для последующего использования в системе.

В настоящее время применяются следующие виды ПЗУ: программируемые маской на предприятии-изготовителе, программируемые пользователем на специальных установках, перепрограммируемые. Первые два вида ПЗУ допускают лишь однократное программирование, третий – позволяет многократно изменять хранимую информацию.

ПЗУ, программируемые маской, программируются их изготовителем, который по информации, подготовленной пользователем, делает необходимые фотомаски, с помощью которых заносит эту информацию в процессе производства на кристалл ПЗУ.

В ПЗУ, программируемых пользователем, информация может быть записана пользователем с помощью специального пульта программирования.

Перепрограммируемые ПЗУ (ППЗУ) относятся к классу полупостоянных ЗУ, так как после стирания хранимой в ПЗУ информации возможно занесение новых данных.

2.5. Построение ПЗУ в комплексе ЕС7970

В комплексе ЕС7970 ПЗУ реализовано на микросхемах КР556РТ4 или Р556РТ4 (рис. 13). Каждая микросхема представляет собой программи-

руемое пользователем ПЗУ объемом 256x4 бит. Запрограммированная в соответствии с картой прошивки микросхема устанавливается в ТЭЗы.

Выходы микросхемы KP556PT4 или P556PT4 выполнены по схеме с открытым коллектором, что обеспечивает возможность непосредственного объединения микросхем в большие массивы памяти по проводному ИЛИ. Например, при наращивании ПЗУ до объема 512x4 бит необходимо выходы двух микросхем соединить в одну точку и через сопротивление подключить к шине +5 В. Подача низких уровней на входы PB1 и PB2 разрешает обращение к данной микросхеме.

На этих микросхемах строятся ТЭЗы объемом 2 Кбит х 8 (рис. 14). Для организации таких ТЭЗов микросхемы объединяются попарно, т.е. при обращении по одному адресу выбираются сразу две микросхемы, а наращивание ПЗУ до 2 Кбайт происходит параллельным подключением микросхем. Таким образом, для ПЗУ объемом 2 Кбит х 8 необходимо 16 микросхем.

Адресные входы ША0–ША7 подсоединяются на все микросхемы ТЭЗа ПЗУ (рис. 15). Старшие разряды адреса ША8–ША10 поступают на ДШ. Сигналы с выхода ДШ поступают на входы PB1 соответствующих микросхем.

Сигналы PB ТЭЗа и дополнительные сигналы ША11, ША11 предназначены для выбора одного из двух ТЭЗов ПЗУ объемом 2 Кбайт каждый. Для расширения области ПЗУ до 8 Кбайт используются сигналы PB0, PB4, формируемые в зависимости от значения сигнала ША12.

Выбор информации определенного ТЭЗа на ДШ осуществляется по заданному адресу, установленному на ША0–ША10 при низких уровнях сигналов PB и ЧтЗУ. 8-разрядный код информации, считанный из микросхем ПЗУ, поступает на ДШ МПМ через шинные формирователи (ШФ). Подключение ШФ к ДШ МПМ осуществляется сигналами PB и ЧтЗУ, одновременно формируются сигналы сопровождения информации ПрИ и ПНД.

Ввиду малой надежности микросхем KP556PT4 и P556PT4 осуществляется переход на ПЗУ, использующие микросхемы KP556PT5 объемом 512 x 8 бит.

Микросхема
KP556PT4
256 x 4 бит




Рис. 13. Состав выводов микросхемы ПЗУ

ША0-ША7




Рис. 14. Построение ТЭЗа ПЗУ
2 Кбит x 8 разрядов




Рис. 15. Структура ТЭЗа ПЗУ

2.6. Устройство управления ОЗУ в комплексе ЕС7970

Устройство управления ОЗУ (УУОЗУ) предназначено для обеспечения взаимосвязи между МПМ и ОЗУ. Оно организует запись, считывание и регенерацию информации ОЗУ объемом до 64 Кбайт. УУОЗУ можно назвать адаптером МПМ - ОЗУ. УУОЗУ позволяет обслуживать четыре ТЭЗа (рис. 16), каждый из которых имеет объем 16 Кбайт. В выпускаемых моделях ЕС7970 объем памяти ОЗУ в ТС7971 и ТС7063.01 составляет 32 Кбайт, т.е. используется по два ТЭЗа ОЗУ.

УУОЗУ условно подразделяется на следующие функционально законченные схемы:

- формирования адреса;
- управления режимом регенерации;
- управления режимом записи, чтения;
- управления передачей данных.

Схема формирования адреса выполняет следующие функции:

- дешифрирует два старших разряда шины адреса ША14, ША15, формируя сигналы РВ0 - РВ3 для выбора одного из четырех ТЭЗов ОЗУ в режимах записи, чтения информации (рис. 17, а).

Сигнал ЗАПР1 или ЗАПР ОЗУ блокирует обращения к ОЗУ. С помощью первого сигнала можно снять зависание при работе микро-ЭВМ, сигнал выставляется только с панели инженера. Для запрета обращений к ОЗУ, когда работает ПЗУ, при совпадении адресов ПЗУ и ОЗУ используется сигнал ЗАПР ОЗУ;

- мультиплексирует разряды с шины адреса МПМ ША0-ША5, ША12, ША13 с выходами 8-разрядного счетчика регенерации (рис. 17, б). С помощью разрядов 0-5, снимаемых со счетчика, происходит перебор 64 строк в самих микросхемах, а с помощью разрядов 13,12 - перебор четырех линеек микросхем.

Счетчик регенерации построен таким образом, что за каждые четыре последовательных такта регенерации происходит регенерация всех четырех линеек микросхем, причем в каждом такте регенерируются однотипные линейки в каждом ТЭЗе ОЗУ (рис. 18). Тогда для полной регенерации ОЗУ нужно выполнить 256 циклов регенерации. Так как ОЗУ динамического типа могут хранить информацию в течение 2-3 мс, то регенерация должна повторяться с периодом не более 44 мс;

- обеспечивает неизменность разрядов А6-А11 во время регенерации с помощью сигнала РЕГЕН.




Рис. 16. Схема включения УУ03У
в подсистеме ОЗУ





Рис. 17. Схема формирования адреса:
а - схема формирования сигналов PB0-PB3;
б - схема мультиплексирования разрядов
A0-A5, M2, M3



Т33 ОЗУ

Рис. 18. Организация регенерации Т33а ОЗУ

На рис. 19 показана схема управления регенерацией. Триггеры ЗАПРОС РЕГЕН и регенерации позволяют формировать сигнал регенерации РЕГЕН, каждые 6 мкс при отсутствии записи или чтения информации. Сигнал -ТЗУ используется в режимах записи, чтения и регенерации для формирования в Т3Зах ОЗУ сигнала СВ. Для предотвращения помех в линии питания 12 В между поступлением сигналов СВ необходима пауза, для чего формируется сигнал "Пауза", запрещающий обращение к ОЗУ.

Управление данной схемой осуществляется импульсами с частотой 160 кГц, при этом через каждые 6 мкс запускается схема управления регенерацией, т.е. устанавливается триггер ЗАПРОС РЕГЕН. После окончания текущего обращения к ОЗУ и отработки паузы происходит установка триггера регенерации, что вызывает появление сигнала РЕГЕН, а также сигналов -ТЗУ и "Пауза". Сброс триггера ЗАПРОС РЕГЕН осуществляется по сигналу "Пауза".

Схема управления режимами записи, чтения (рис.20) формирует сигналы "Чтение", "Запись", "Обращение", которые определяют режим записи или чтения по определенному адресу. По окончании цикла записи или чтения формируется сигнал подтверждения ПД.




Рис. 19. Схема управления роторами




Рис. 20. Схема управления режимами записи и чтения ОЗУ




Рис. 21. Схема управления передачей данных МПМ-ОЗУ

Схема работает таким образом. При появления сигнала ЗпЗУ или ЧтЗУ формируются сигналы "Запись" или "Чтение" и "Обращение". Сигнал "Запись" или "Чтение" определяет режим работы ОЗУ. Сигнал "Обращение" вызывает появление сигнала -ТЗУ при отсутствии регенерации. По окончании импульса -ТЗУ устанавливается триггер ШД, что вызывает снятие сигнала "Обращение" и выдачу в МПМ сигнала ПШД. Сброс триггера ШД и снятие сигнала ПШД происходят сразу после снятия сигнала ЧтЗУ или ЗпЗУ. Задержка в цепи формирования сигнала "Запись" необходима для подавления помех, которые могут вызвать ложную запись информации в ОЗУ.

Сопряжение ШД МПМ с ШД ОЗУ показано на рис. 21. Связь УУОЗУ с ШД МПМ осуществляется с помощью ШФ, обеспечивающих двунаправленный обмен. Управление передачей данных осуществляется по входам УВ и ВК. При чтении информации из ОЗУ на вход УВ подается сигнал логического нуля и передаются данные с выхода регистра данных ОЗУ на ШД МПМ. Если же на УВ подан сигнал логической единицы (режим записи), то данные с ШД МПМ передаются в ОЗУ. Сигнал ВК разрешает работу ШФ, которые могут работать, если ВК заземлить. Но информация на ШД появится еще в момент действия сигнала СВ. Переключение ШД способствует появление помех на ША, что, в свою очередь, искаляет сигнал СВ. В устройствах с малой длиной МПМ возникновение подобных помех маловероятно, и потому в ТС7063.01 вход ВК заземляется.

В ТС7971 эти помехи проявляются, и потому была введена схема управления входом ВК, благодаря которой данные на ШД появляются только тогда, когда сигнал СВ прекратит свое действие. Однако тогда информация на ШД появляется позже сигнала ПШД, что увеличивает вероятность ложного восприятия информации. Поэтому в цепь формирования сигнала ПШД была введена задержка (см. рис. 20), позволяющая формировать сигнал ПШД только после появления данных.

2.7. ЗУ регенерации ТС7063.01

В дисплее ТС7063.01 применяется двухпортовое ЗУ, называемое ЗУ регенерации. Кроме взаимосвязи с МПМ данное ЗУ связано также с блоком управления индикатором (БУИ) ТС7063.01 (рис. 22). Такая организация определяется назначением ЗУ: обеспечение регенерации изображения на экране дисплея с частотой 50 Гц. ЗУ регенерации выполнено на Т33е П13.065.057, имеет объем 4 Кбайт. На экране дисплея отобража-

ется информация объемом 2 Кбайт. Таким образом, ЗУ регенерации хранит информацию двух экранов и при помощи определенной операции редактирования в дисплее есть возможность поочередного вызова информации экранов. Работа с двумя экранами разрешается только в основном режиме – режиме ЕС7970.




Рис. 22. Структура связей ЗУ регенерации

ЗУ регенерации может работать в одном из двух режимов:

- режиме обмена с МПМ;
- режиме регенерации изображения.

Обращение к ЗУ регенерации со стороны МПМ возможно только за пределами рабочего поля экрана. Рабочее поле экрана состоит из 25 строк по 80 символов в строке, причем учитывается только прямой ход по линиям. ЗУ регенерации может работать с МПМ как в режиме записи, так и в режиме чтения информации, при работе с БУИ в ЗУ выполняется только операция чтения.

Параллельно с регенерацией изображения осуществляется регенерация информации, находящейся в ЗУ.

Узел управления ЗУ регенерации формирует сигналы для чтения или записи ЗУ как в режиме обмена с МПМ, так и в режиме регенерации изображения.

ТЭЗ ЗУ регенерации состоит из накопителя, собранного на микросхемах K565РУ1А, шинных формирователей: ШФ1 – для обеспечения двухнаправленного обмена с ШД МПМ, ШФ2 – для формирования адреса в режиме обмена с МПМ; регистра данных (РгД) для временного хранения ин-

формации в режиме считывания ЗУ (рис. 23). В режиме регенерации изображения прохождение информации через ШФ1 и ШФ2 блокируется, а адрес на накопитель выдается через ШФ3 с БУИ.




Рис. 23. Состав ТЭЗа ЗУ регенерации и взаимосвязь его с МПМ и БУИ

Данные, снимаемые с РгД, поступают параллельно в генератор знаков (ГЗ) и в генератор атрибутов (ГА), которые формируют изображение знаков и атрибутов на экране дисплея.

Накопитель в ЗУ регенерации делится на два блока. Первый блок используется для хранения алфавитно-цифровой информации и значения атрибутов и занимает объем 4 Кбит x 8 разрядов, второй блок хранит признак атрибута, имеет объем 4 Кбит x 1 разряд (рис. 24). Таким образом в режиме обмена с МПМ атрибут передается в ЗУ двумя байтами: в




Рис. 24. Функциональная схема ЗУ регенерации

первом байте передается признак атрибута, во втором – его содержание. В режиме обмена с МПМ обращение к первому или второму блоку определяется значением разряда ША12. Если ША12=0, то вырабатывается сигнал РВИ, разрешая обращение к ЗУ 4 Кбит х 8; если ША12=1, то формируется сигнал MS, разрешая обращение к ЗУ 4 Кбит х 1. При чтении информации на МПМ 8-й и 9-й разряды ЗУ коммутируются в зависимости от значения ША12 и передаются по ШД7.

При регенерации изображения на экране формируются оба сигнала – РВИ и MS, т.е. разрешается выборка информации из двух блоков накопителя сразу.

2.8. Состав ЗУ и распределение памяти в ТС7971 и ТС7063.01

На рис. 25 показан состав ЗУ группового устройства управления (ГУУ) ТС7971:

- ПЗУ построено на четырех ТЗЗах по 2 Кбайт в каждом, т.е. занимает объем 8 Кбайт;
- ОЗУ построено на двух ТЗЗах по 16 Кбайт в каждом, т.е. занимает объем 32 Кбайт;
- УУОЗУ управляет записью, чтением и регенерацией информации ТЗЗа ОЗУ.

На рис. 26 показан состав ЗУ терминала дисплейного ТС7063.01:

- ПЗУ построено на двух ТЗЗах по 2 Кбайт в каждом, т.е. занимает объем 4 Кбайт;
- ОЗУ построено на двух ТЗЗах по 16 Кбайт в каждом, т.е. занимает объем 32 Кбайт;
- УУОЗУ управляет записью, чтением и регенерацией информации ТЗЗа ОЗУ;
- ЗУ регенерации построено на одном ТЗЗе, состоит из двух блоков, каждый из которых занимает объем по 4 Кбайт.

Под распределением памяти понимается жесткое закрепление адресов за определенной областью памяти, т.е. обращение к памяти по определенному адресу однозначно определяет обращение к определенной области памяти. На рис. 27 показано распределение памяти в ТС7971. При этом под ПЗУ отводятся адреса, начиная с 0000 до 1FFFF. В ПЗУ содержится следующая информация:

- управляющая программа работы ТС7971;
- программы процессов К, Н, М;
- программа инициализации;
- эталонные контрольные суммы.




Рис. 25. Состав ЗУ ТС7971




Рис. 26. Состав ЗУ ТС7063.01

ОЗУ разбивается на области памяти, содержащие следующую информацию:

- текущих байтов состояния (2000H - 201FH);
- типовых байтов состояния (2020H - 202FH);
- БУС (2030H - 20FFH);
- векторов связи (2100H - 21B4H);
- статической памяти процессов (21B5H - 22B3H);
- дескрипторов процессов (22B4H - 2362H);
- буферов ввода-вывода (2363H - 5365H);
- динамической памяти процессов (5366H - 5832H);
- списков, ожидающих сообщений (5833H - 6426H);
- истории (6427H - 6A26H);




Рис. 28. Распределение памяти ТС7063.01

Рис. 27. Распределение памяти ТС7971

- статистики (6A27H - 6B36H);
- памяти для загружаемых программ (6B37H - 7FFFFH).

На рис. 28 показано распределение памяти в ТС7063.0I. При этом под ПЗУ отводятся адреса, начиная с 0000 до 1FFFFH, но используются только первые четыре Кбайта (адреса с 0000H до 0FFFH), оставшиеся четыре Кбайта резервируются. В ПЗУ содержится следующая информация:

- программа подготовки терминала к работе при включении питания;
- программа обработки прерываний от клавиатуры и программа редактирования;
- программа управления обменом по интерфейсу А.

В ОЗУ за определенной областью памяти жестко закреплены следующие буферы:

- буфер регенерации для хранения символов и значений атрибутов (БУФ РЕГ) - 2000H - 2FFFFH;
- одноразрядный буфер для хранения признака атрибута (БУФ ГРА) - 3000H - 3FFFFH;
- буфер ввода-вывода, рабочие ячейки, стек (БУФ В/В) - 4000H - 4FFFFH;
- область памяти 5000H - BFFFFH - дополнительное ОЗУ для ТС7063.0I.

3. КОНТРОЛЛЕР ПРЯМОГО ДОСТУПА К ПАМЯТИ

3.1. Общие сведения

Для увеличения скорости обмена данными между ГУУ и терминалами и ГУУ и каналом ввода-вывода возникла необходимость в организации обмена по прямому доступу.

Однако способ реализации ПДП для обмена информацией между ОЗУ ГУУ и каналом ввода-вывода и между ОЗУ и терминалами различен. Так, для обмена информацией с терминалами через блоки сопряжения с терминалами (БСТ) ГУУ применен специальный ТЭЗ контроллера ПДП (КПДП), выполненный на основе программируемой БИС, а для обмена информацией с каналом ввода-вывода через блок сопряжения с каналом (БСК) организация ПДП реализована аппаратно в ЕСК.

ТЭЗ КПДП представляет собой программируемое устройство для выполнения операций непосредственного доступа к ОЗУ, осуществляемого элементами ввода-вывода и имеющими общую с данным устройствомшину для передачи данных. ТЭЗ позволяет подсоединять до четырех уст-




Рис. 29. Функциональная схема Т33а копии

ройств, требующих обмена информацией непосредственно с ОЗУ.

Электрическая схема ТЭЗа включает следующие функциональные узлы:

- буферные усилители для сопряжения с шиной (см. Приложение);
- схему управления захватом линии;
- дешифратор адреса регистров ТЭЗа;
- собственно схему управления непосредственным доступом к ОЗУ.

На рис. 29 представлена функциональная схема ТЭЗа КПДП.

3.2. Схема управления непосредственным доступом к ОЗУ

Собственно схема управления непосредственным доступом к ОЗУ выполнена на специальной программируемой БИС КР580ВТ57. Она представляет собой четырехканальный контроллер, используемый в микропроцессорных системах, построенных на основе центрального процессорного элемента КР580ИК80А. После программного обращения к микросхеме МП она может осуществлять передачу массивов данных объемом до 16 Кбайт между ОЗУ и элементами ввода-вывода без участия МП. Когда МП передает управление памятью другому устройству, последнее должно выдать в память адрес, данные, управляющий сигнал "Чтение" или "Запись", а также вести счет числа пересылаемых записей и выдерживать временные соотношения, установленные как для памяти, так и для МП. Это и является основной задачей БИС КР580ВТ57.

В состав микросхемы КР580ВТ57 входят четыре канала для организации обмена информацией с ОЗУ от четырех внешних устройств, буфер данных для передачи и приема информации по ШИ, схема управления записью и чтением регистров, схема управления операциями чтения и записи ОЗУ, регистры режима и состояния и схема приоритета выбора каналов (рис. 30).

Каждый канал имеет два 16-разрядных регистра, программируемых перед началом операций прямого доступа (рис. 31, а).

Регистр начального адреса ОЗУ (РНА) загружается адресом первой ячейки памяти, с которой должен производиться обмен информацией. 14 младших разрядов регистра длины блока (РДБ) загружаются значением количества циклов прямого доступа минус один, т.е. если принять за N количество требуемых циклов прямого доступа, то в РДБ загружается число ($N - 1$). Два старших разряда РДБ (14-й и 15-й) используются для задания типа операции прямого доступа (чтение или запись), которые не могут изменяться в течение операции, а 14 младших разрядов




Рис. 30. Состав микросхемы KP580BT57

регистра в процессе обмена работают как счетчик на вычитание. Разряды 14 и 15 могут принимать значения, указанные на рис. 31, б.




Рис. 31. Канал для организации обмена информацией с ОЗУ:
а - состав одного канала КПДП;
б - таблица значений разрядов 14 и 15

Встроенный 8-разрядный регистр режима работы (PPP) программируется с целью задания функций ТЭЗа при выполнении операций прямого доступа. Младшие четыре разряда D0-D3 регистра PP определяют возможность работ в данный момент с одним из каналов. Разряд D4 предполагает работу КПДП с различными видами приоритета работы каналов. D5 обеспечивает так называемую расширенную запись, т.е. позволяет упраз-

лять быстродействием передачи информации между элементами ввода-вывода и памятью. D6 запрещает работу любого канала после передачи сигнала о конце блока информации. D7 позволяет провести автоматическую перезагрузку (автоматическое повторение передачи) блока данных по каналу K2 без его повторного программирования. На рис. 32 представлен PPP.




Рис. 32. Регистр режима работы

Регистр состояния (PC), встроенный в БИС, используется только для чтения, т.е. после чтения все его разряды сбрасываются. С помощью данного регистра проводится контроль состояния каналов K0 - K3, а точнее фиксируется, имело ли место окончание передачи блока данных по каналу. Кроме того, анализируется, была ли проведена автоматическая перезагрузка регистров канала K2. Разряды D5-D7 не используются и всегда установлены в 0. PC представлен на рис.33.

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	ПЗ	КС3	КС2	КС1	КС0

Рис. 33. Регистр состояния:

ПЗ – перезагрузка; КС – конец счета при передаче данных

3.3. Декодатор адреса регистров ТЭЗа КПДП

Занесение информации в регистры КПДП возможно только при условии дешифрации адреса соответствующего регистра, схемой дешифрации адреса регистров. Эта схема выполнена на микросхеме P556PT4, представляющей собой программируемое постоянное запоминающее устройство. Сигнал логического нуля, появляющийся на выходе Q1 ПЛЗУ (см. рис.29), если на его входы поступает информация адреса одного из регистров КПДП, разрешает работу с регистрами. Этот сигнал поступает на соответствующий вход ВМ (выбор модуля) микросхемы KP580BT57 (рис. 34). На принципиальной схеме КПДП этот вход обозначен буквами С3 (рис.35).

Принята следующая адресация регистров КПДП:

Е0 – адрес регистра РНА канала 0

Е1 – адрес регистра РДБ канала 0

Е2 – РНА канала 1

Е3 – РДБ канала 1

Е4 – РНА канала 2

Е5 – РДБ канала 2

Е6 – РНА канала 3

Е7 – РДБ канала 3

Е8 – регистр режима работы (для записи)

Е9 – регистр состояния (для чтения)

3.4. Принцип работы КПДП

Остановимся подробнее на основных принципах работы КПДП, выполненного на основе БИС KP580BT57.

По запросу на прямой доступ к памяти, получаемому КПДП от ВУ, БИС выполняет следующие функции:




Рис. 34. Функциональная схема БИС КР580ВТ57 с информационными и управляющими сигналами




Рис. 35. Принципиальная схема КИП-3

- берет на себя управление системой шин;
- подтверждает запрос ВУ, подключаемого к каналу с наивысшим приоритетом;
- выдает восемь младших разрядов адреса памяти на шину адреса А7 – А0, а восемь старших разрядов – в регистр памяти;
- генерирует соответствующие сигналы управления, организующие передачу или прием 8-разрядного слова между ОЗУ и ВУ.

Микросхема может работать в одном из трех режимов:

- режиме чтения, при котором обеспечивается передача данных из ОЗУ в ВУ;
- режиме записи, при котором обеспечивается передача данных из ВУ в ОЗУ;
- режиме проверки ПДП, при котором передача данных не происходит.

БИС КР580ВТ57 выполнена по п-МОП-технологии (см. рис. 29).

От кристалла идут восемь адресных линий (А0 – А7) и восемь линий данных (Д0 – Д7). Линии данных соединены с 8-разрядным фиксатором, выполненным на микросхеме К589ИР12, который по отношению к схеме КР580ВТ57 выполняет функции РА внешней памяти. Выходы регистра, которые вместе с линиями А0 – А7 образуют 16 адресных линий и обычно находятся в состоянии с большим импедансным сопротивлением, включены лишь в том случае, когда отключены адресные шины микропроцессора КР580ИК80A.

Четыре линии управления шинами: "Чтение из ЗУ" (ЧтЗУ), "Запись в ЗУ (ЗпЗУ)", "Чтение из элемента ввода-вывода" (ЧтЭ), "Запись на элемент ввода-вывода" (ЗпЭ) также обычно отключены. Для разрешения выдачи адреса на шину модуль КПДП вырабатывает два сигнала: "Строб адреса" (Ст. Ад.) для стробирования старшего байта адреса памяти, передаваемого по шине данных в регистр памяти, и сигнал "разрешение адреса" (РА) для отключения ШД данной микросхемы от соответствующих системных шин, для формирования сигнала ЗАПР2 и передачи 16-разрядного адреса памяти к ОЗУ (старшего байта с буферного регистра, а младшего с соответствующими выходами самой микросхемы).

3.5. Порядок работы ТЭЗа КПДП

Рассмотрим порядок работы ТЭЗа КПДП. Предположим, что одно из ВУ должно провести обмен данными с ОЗУ по каналу прямого доступа. Перед началом работы процессор КР580ИК80A должен загрузить регистры

канала БИС КПДП, через которые организует связь с ОЗУ ВУ. В соответствующий 16-разрядный РНА заносится номер ячейки ОЗУ, с которой начнется обмен данными с ВУ; в 16-разрядный РДБ заносится число байтов в блоке данных, подлежащих передаче по каналу прямого доступа в память. Кроме регистров соответствующего канала процессором должен быть загружен и PPP. При этом для успешного проведения обмена данными по соответствующему каналу в PPP должна быть разрешена работа данного канала. Загрузка регистров выполняется с помощью команды OUT.

Для примера рассмотрим фрагмент программы загрузки PPP:

```
MVI A,42H  
OUT E8H
```

В аккумулятор записывается значение 42_{16} и загружается в PPP. Загруженная в PPP информация разрешает работу канала I и выполнить останов по концу счета, т.е. закончить работу ПДП по концу блока.

После загрузки регистров канала и при условии, что работа данного канала разрешена, ВУ, для работы с которым данный канал предназначен, выставляет сигнал ЗПД (запрос прямого доступа) для организации цикла прямого доступа в память (рис. 36). Получив ЗПД, КПДП выставляет сигнал ЗПШ (запрос на подключение к шине). Данный сигнал поступает на вход ЗАХВ. МП. По этому сигналу МП отключается от ША и ШД. Перецав сигнал ЗПШ, КПДП ждет от МП ответного сигнала. После окончания текущей пересылки данных МП по переднему фронту импульса Ф1 выставляет ответный сигнал П.Захв. (подтверждение захвата).

В первом такте (T1) КПДП по переднему фронту импульса Ф2 выдает содержимое младших разрядов выбранного адресного регистра на линии А0 - А7 (на рис. 37 состояние А), а содержимое старших разрядов - на шину данных Д0 - Д7. Сигнал РА открывает выходы внешнего регистра, выполненного на микросхеме K589ИР12. По сигналу ЗАПР2 все ВУ, не участвующие в работе по передаче данных, отключаются от ША и ШД. Таким образом подготавливаются условия для того, чтобы МП и другие устройства, подключенные к МПМ, не вмешивались в процесс передачи информации между ВУ и ОЗУ.

Во втором такте (T2) КПДП импульс Ст.Ад. (на рис. 37 состояние С) фиксирует старший байт адреса во внешнем регистре K589ИР12. В начале такта по линии РДД (разрешение передачи данных) выдается сигнал в ВУ (на рис. 35 состояние в). Этот сигнал для ВУ служит признаком того, что КПДП начал работу. ВУ, получив сигнал РДД, должно сразу снять сигнал ЗПШ.




Рис. 36. Работа КПЦ по обмену данными между ОЗУ и ПУ




Рис. 37. Временная диаграмма работы КПДП

В конце такта Т2 в зависимости от направления передачи, на что указывают биты 14 и 15 РДБ соответствующего канала, КПДП выставляет либо сигнал ЧтЭ (чтение элемента) либо ЧтЗУ (чтение из памяти). На рис. 37 показаны чтение информации из ВУ и запись ее в память. В этом случае КПДП выставляет сигнал ЧтЭ (на рис. 37 состояние Е), который поступает в ВУ. ВУ выдает первый байт на шину данных. По импульсу ЗпЗУ в такте Т3 работы КПДП (на рис. 37 состояние F) байт данных помещается в ячейку памяти.

Действия, выполняемые в такте Т4 КПДП, могут меняться в зависимости от ряда условий. При работе КПДП в режиме с циклическим сдвигом списка приоритетов, запрос на прямой доступ от ВУ снимается, и управление передается ВУ с наивысшим приоритетом, запрашивающему прямой доступ к памяти.

4. СИСТЕМА КОМАНД МИКРО-ЭВМ

Команды, выполняемые микро-ЭВМ, могут быть разделены на следующие группы:

- передачи данных;
- преобразования данных;
- передачи управления;
- управления микропроцессором.

Команды передачи данных передают содержимое регистра-источника в регистр-получатель без изменения данных и включают следующие команды:

- обращения к памяти;
- ввода-вывода;
- внутрипроцессорного обмена;
- оперирующие со стеком.

Команды преобразования данных выполняют операции обработки данных. В основном они используются в АЛУ МП и включают следующие команды:

- арифметических операций;
- логических операций;
- операций сдвига;
- операций сравнения;
- специальных операций.

Команды управления программой передают управление из одной области памяти в другую. Они изменяют состояние программного счетчика так, что команды выполняются в заданной последовательности. Они включают следующие команды:

- безусловного перехода;
- условного перехода:

Команды управления микропроцессором применяются для задания режима работы микропроцессора.

4.1. Команды передачи данных

Команды обращения к памяти осуществляют обмен данными между регистрами и ячейками памяти. Команды внутрипроцессорного обмена используются для пересылки данных из одного регистра в другой. В табл. I представлены мнемонические обозначения этих команд на языке ассемблера и краткое содержание выполняемых ими операций.

Т а б л и ц а I

Однобайтные команды		Двухбайтные команды		Трехбайтные команды		
	[КОП]	[КОП]	[В2]	[КОП]	[В2]	[В3]
Мнемоника	Содержа- ние	Мнемоника	Содер- жание	Мнемоника	Содер- жание	
MOV r1,r	(r)→r1	MVI r,B2	B2→r	LXI R,B2B3	B3B2	————→ R
STAX z	(A)→[z]			STA B2B3	(A)	————→ [B3B2]
LDAX z	([z])→A			LDA B2B3	([B3B2])	————→ A
PCHL	(HL)→PC			SHLD B2B3	(HL)	————→ [B3B2+1] [B3B2]
XCHG	(HL)↔(DE)			LHLD B2B3	([B3B2] [B3B2+1])	————→ HL

Приняты следующие обозначения регистров, ячеек памяти и данных:

- символы r и r1 заменяют обозначение 8-разрядных регистров A, B, C, D, E, H, L. Кроме того, замена r или r1 буквой i обозначает ячейку памяти с адресом, хранящимся в регистровой паре HL;
- символ z заменяет обозначение регистровых пар BC и DE;

- символ w заменяет обозначение регистровых пар BC, DE, HL, PSW;
- символ R заменяет обозначение регистровых пар BC, DE, HL или указателя стека SP;
- символами B2 и B3 обозначаются данные, хранящиеся соответственно во втором и третьем байтах команды.

Далее, запись (r) обозначает содержимое регистра r; запись [z] обозначает ячейку памяти, адресуемую регистром z; ПС - программный счетчик, УС - указатель стека.

Однобайтная команда MOV r1,r используется для пересылки содержимого регистра r в регистр r1. Например, команда MOV B,L передает содержимое регистра L в регистр B. Команда MOV может обращаться к памяти, используя в качестве указателя памяти регистровую пару HL. Например, команда MOV M,C передает содержимое регистра C в ячейку памяти, адресуемую регистровой парой HL. Таким образом, в командах MOV в качестве источника и приемника информации могут использоваться соответственно: регистр и ячейка памяти, ячейка памяти и регистр, регистр и другой регистр.

Однобайтные команды STAX z и LDAX z служат соответственно для передачи содержимого аккумулятора в ячейку памяти, адресуемую регистровой парой z, и для передачи содержимого ячейки памяти, адресуемой регистровой парой z, в аккумулятор. Например, команда LDAX B загружает в аккумулятор содержимое ячейки памяти, адресуемой регистровой парой BC.

Команда PCHL пересыпает содержимое регистровой пары HL в программный счетчик. Таким образом по команде PCHL управление передается на команду, адрес которой определяется содержимым регистровой пары HL.

По команде XCHG содержимое регистровой пары HL обменивается с содержимым регистровой пары DE.

В двухбайтных командах передач MV1 r,B2 второй байт команды передается в адресуемый регистр. Например, команда MV1 C,2FH передает 16-биточную константу 2F₁₆ в регистр C.

В трехбайтной команде LXI R,B2B3 третий байт команды пересыпается в старший регистр регистровой пары R, а второй байт команды пере-

сыается в младший регистр регистровой пары R. Например, команда **LXI SP,3428H** передает число 28_{16} в старший регистр указателя стека, а число 34_{16} — в младший регистр указателя стека.

Команды **STA B2B3** и **LDA B2B3** осуществляют передачу данных между памятью и аккумулятором. По команде **STA B2B3** содержимое аккумулятора передаётся в ячейку памяти с адресом **B3B2**. Например, команда **LDA B2B3** передает содержимое ячейки памяти с адресом **B3B2** в аккумулятор. Команда **STA 253EH** передает содержимое аккумулятора в ячейку памяти с адресом **3E2516**.

Команда **SHLD B2B3** запоминает содержимое регистровой пары HL в двух смежных ячейках памяти. Например, по команде **SHLD 3218H** содержимое регистра H передается в ячейку памяти с адресом 1833_{16} , а содержимое регистра L передается в ячейку памяти с адресом 1832_{16} .

Команда **LHLD B2B3** применяется для загрузки содержимого регистровой пары HL из двух смежных ячеек памяти. Например, по команде **LHLD 1228H** содержимое ячейки памяти с адресом 2813_{16} передается в регистр H, а содержимое ячейки памяти с адресом 2812_{16} — в регистр L.

Команды, оперирующие со стеком, осуществляют обмен данными между регистрами МП и стеком (табл. 2).

Таблица 2

Однобайтные команды		Двухбайтные команды	
	[КОП]	[КОП]	[В2]
PUSH w	(w) \rightarrow [(YC)-1] [(YC)-2] (YC)-2 \rightarrow YC ([(YC)+I])([YC]) \rightarrow w (YC)+2 \rightarrow YC	IN B2	([B2]) \longrightarrow A
POP w	([YC]+I)([YC]) \rightarrow w	OUT B2	(A) \longrightarrow [B2]
SPHL	(HL) \longrightarrow YC		
XTHL	(H)(L) \leftrightarrow [(YC)+I])([YC])		

По команде **PUSH w** содержимое старшего регистра регистровой пары w передается в ячейку памяти, адрес которой на единицу меньше содержимого указателя стека. Содержимое младшего регистра регистровой па-




Рис. 38. Схема выполнения команд передачи данных (частично занятые встроенные регистры используются командами MOV r1,r и MVI r,B2)

ри передается в ячейку памяти , адрес которой на две единицы меньше содержимого указателя стека. Содержимое указателя стека уменьшается на 2. Например, если вершина стека находится в ячейке памяти с адресом 2645_{16} ($(УС)=2645_{16}$), то по команде PUSH H содержимое регистра H передается в ячейку памяти с адресом 2644_{16} , а содержимое регистра L передается в ячейку памяти с адресом 2643_{16} . Содержимое указателя стека становится равным 2643_{16} .

По команде POP в содержимое двух ячеек вершины стека передается в регистровую пару w. Например, если содержимое УС равно 1723_{16} , то по команде POP D содержимое ячейки памяти с адресом 1723_{16} передается в регистр E, а содержимое ячейки памяти с адресом 1724_{16} передается в регистр D. Содержимое УС увеличивается на 2 и станет равным 1725_{16} . По команде POP PSW (PSW=A+F) признаки устанавливаются в соответствии со значением разрядов слова, запомненного в стеке, при других значениях w признаки не изменяются.

По команде SPHL содержимое регистровой пары HL передается в указатель стека.

По команде XTHL содержимое регистровой пары HL обменивается с содержимым ячеек стека, а именно: содержимое регистра H обменивается с содержимым ячейки памяти, адрес которой на единицу больше содержимого указателя стека; содержимое регистра L обменивается с содержимым ячейки памяти, адрес которой равен содержимому указателя стека (рис. 38).

Наконец, команда NOP ("Холостой ход") не выполняет никаких действий, кроме инкремента программного счетчика для перехода к следующей команде. Команда NOP, включающая четыре такта, обычно используется в так называемых программных циклах задержки, в которых МП генерирует сигналы программируемой длительности.

Команда ввода IN B2 передает байт данных из входного устройства, адресуемого вторым байтом команды, в аккумулятор. Команда вывода OUT B2 передает содержимое аккумулятора во входное устройство, адресуемое вторым байтом команды. Например, команда OUT 05H передает содержимое аккумулятора в выходное устройство с номером 05₁₆.

4.2. Команды преобразования данных

Вычислительные возможности МП K580 ограничены командами сложения и вычитания восьмибитовых операндов. Операнды представляются в формате целого со знаком в дополнительном коде с диапазоном измене-

ний от -128 до +127 . В арифметических операциях одним из операндов является содержимое аккумулятора, результат загружается в аккумулятор и в соответствии с полученным результатом проводится модификация всех разрядов (флажков) регистра признаков F. В табл. 3 перечислены команды арифметических операций, буквой A обозначен аккумулятор.

Таблица 3

Однобайтные команды		Двухбайтные команды	
КОП		КОП	B2
Мнемоника	Содержание	Мнемоника	Содержание
ADD r	(A)+(r) \longrightarrow A	ADI B2	(A)+B2 \longrightarrow A
ADC r	(A)+(r)+(C _n) \longrightarrow A	ACI B2	(A)+B2+(C _n) \longrightarrow A
SUB r	(A)-(r) \longrightarrow A	SUI B2	(A)-B2 \longrightarrow A
SBB r	(A)-(r)-(C _n) \longrightarrow A	SBI B2	(A)-B2-(C _n) \longrightarrow A

Сложение и вычитание осуществляются однобайтными командами ADD r и SUB r. Например, по команде ADD B содержимое аккумулятора складывается с содержимым регистра B, и результат помещается в аккумулятор. По команде SUB M из содержимого аккумулятора вычитается содержимое ячейки памяти, адрес которой указан в регистровой паре HL.

Во многих случаях базовой длины слова МП недостаточно и приходится вводить многобайтные числа с последовательной обработкой отдельных байтов. В памяти такие числа хранятся в смежных ячейках и адресуются по младшему байту. При обработке многобайтных чисел удобны команды сложения с переносом ADC r и вычитания с заемом SBB r.

В системе команд имеются двухбайтные команды сложения и вычитания с непосредственной адресацией. В таких командах второй операнд указывается во втором байте команды. Второй операнд может быть представлен как десятичное, 16-тирическое или двоичное число (обозначается соответственно буквами D, H, B). Например, по команде ADI 10111B содержимое аккумулятора складывается с двоичным числом 10111₂, результат помещается в аккумулятор.

К специальным командам относятся команды, перечисленные в табл.4. Выполнение команды сложения двухбайтных чисел DAD R изменяет только разряд С регистра признаков. По этой команде содержимое регистровой пары HL складывается с содержимым регистровой пары R, результат помещается в регистровую пару HL. Например, по команде DAD SP сопре-

химое регистровой пары HL складывается с содержимым указателя стека; результат помещается в регистровую пару HL.

Т а б л и ц а 4

Однобайтные команды КОП		Признаки	Трехбайтные команды	
Мнемоника	Содержание	C, S, Z, P, AC	Мнемоника	Содержание
INR r	(r)+1 → r	- + + + +		
DCR r	(r)-1 → r			
CMA	(Ā) → A	- - - - -	DAD R	(HL)+(R) → HL
DAA	(Ā̄) → A	+ + + + +		

По команде INR r МП увеличивает на 1 содержимое регистра r. По команде DCR r уменьшается на 1 содержимое регистра r.

Команда CMA используется для получения обратного кода содержимого аккумулятора. Для получения обратного кода числа, находящегося в одном из регистров МП или в ячейке памяти, необходимо это число поместить в аккумулятор.

При выполнении команды десятичной коррекции DAA 8-битовое число в аккумуляторе рассматривается как две 4-битовые двоично-кодированные цифры. Если значение младших четырех битов аккумулятора больше девяти или если признак вспомогательного переноса AC равен 1, то к содержимому аккумулятора добавляется число 6. Если значение старших четырех битов аккумулятора больше 9 или признак переноса равен 1, то к содержимому старших четырех битов аккумулятора добавляется число 6. Например, промежуточный результат двоичного сложения чисел 00100111 (27) и 01100101 (65) имеет вид 10001100, а после выполнения команды DAA получается число 10010010, т.е. правильный результат равен 92.

Не входящие в табл. 4 команды арифметического сравнения – однобайтная СМР r и двухбайтная СМ1 В2 выполняют вычитание из содержимого аккумулятора значения адресуемого операнда, изменения по результату все разряды регистра признаков: Z – устанавливается, если содержимое регистра или байта данных равно содержимому накопителя; S и C – если больше содержимого накопителя; AC – если содержимое младших четырех разрядов регистра или байта данных больше содержимого младших четырех разрядов накопителя; P – если байт разности между содержимым накопителя и содержимым регистра или байта данных

содержит четное число единиц. Результат вычитания при выполнении этих команд не фиксируется в аккумуляторе.

Логические операции (табл. 5) являются поразрядными, т.е. выполняются независимо для всех восьми битов операндов. Неадресуемый операнд находится в аккумуляторе, туда же загружается результат операции. По результату операции изменяются все разряды регистра признаков, кроме разрядов С и АС, которые никогда не могут быть установлены в 1, и поэтому принудительно сбрасываются.

Т а б л и ц а 5

Однобайтные команды		Признаки	Двухбайтные команды	
[КОП]			[КОП]	[В2]
Мнемоника	Содержание	C, S, Z, P, AC	Мнемоника	Содержание
ANA r	(A)Λ(r) → A	0 + + + 0	ANI B2	(A)Λ B2 → A
ORA r	(A)V(r) → A		ORI B2	(A)V B2 → A
XRA r	(A)⊕(r) → A		XRI B2	(A)⊕ B2 → A
RLC	Циклический сдвиг влево	+ - - - -		
RCR	Циклический сдвиг вправо			
RAL	С переносом влево			
RAR	С переносом вправо			

Однобайтные команды ANA r, ORA r и XRA r предназначены для выполнения соответственно следующих логических операций: И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ.

Команда ANA r используется обычно для проверки значения определенного бита слова в аккумуляторе с помощью другого слова, адресуемого регистром r. Если, например, необходимо проверить состояние второго бита аккумулятора, то маска должна иметь вид: 00000100. После выполнения команды ANA по флагу нуля Z можно судить о состоянии бита 2 аккумулятора $Z = \bar{A}_2$. Кроме того, с помощью команды ANA, используя слово-маску, можно сбрасывать определенные биты слова в аккумуляторе.

Команда ORA r применяется для установки определенных битов слова в аккумуляторе с помощью слова-маски, а также для упаковки слова

из полей других слов. Например, результатом операции ORA с операндами $0000x_3x_2x_1x_0$ и $y_7y_6y_5y_40000$ будет упакованное слово $y_7y_6y_5y_4x_3x_2x_1x_0$.

Команда XRA г проводит поразрядное сложение операндов по mod 2. Команда XRA применяется для инвертирования определенных битов слова аккумулятора с помощью слова-маска на основе тождества $1 \oplus x_i = \bar{x}_i$. Например, для инвертирования седьмого и первого битов маска должна иметь вид 10000010. Другое применение команды XRA связано со сравнением слов на абсолютное равенство. В единственном случае, когда операнды поразрядно совпадают, результат операции содержит нули во всех разрядах (согласно тождеству $x_i \oplus x_i = 0$), о чём сигнализирует флаг Z=1.

Двухбайтные команды с непосредственной адресацией соответствующих логических операций имеют мнемонические обозначения AND, ORI, XRI. Операндами этих команд являются содержимое аккумулятора и второй байт B2 команды, а результат загружается в аккумулятор.

Операндом однобайтных команд сдвига является содержимое аккумулятора, в котором формируется результат. Сдвиги выполняются влево и вправо только на один разряд. Пояснение четырех команд сдвига микропроцессора K580 приведено на рис. 39.




Рис. 39. Схема выполнения команд сдвига

По команде RLC содержимое аккумулятора сдвигается циклически на один разряд влево. Нулевой разряд содержимого аккумулятора и разряд переноса С в регистре признаков приобретают значение старшего (седьмого) разряда аккумулятора, которое он имел до сдвига.

По команде RRC содержимое аккумулятора циклически сдвигается на один разряд вправо. Старший разряд аккумулятора и разряд С приобретают значение младшего (нулевого) разряда аккумулятора, которое он имел до сдвига.

По команде RAL содержимое аккумулятора циклически сдвигается влево на один разряд, включая разряд С. Младший разряд аккумулятора становится равным значению разряда С, а разряд С регистра признаков приобретает значение старшего разряда аккумулятора.

По команде RAR содержимое аккумулятора циклически сдвигается вправо на один разряд, включая разряд С. Старший разряд аккумулятора становится равным значению разряда С, а разряд С регистра признаков приобретает значение младшего разряда аккумулятора.

4.3. Команды передачи управления

По трехбайтной команде JMP (табл. 6) управление передается команде, адрес которой определяется третьим и вторым байтами текущей команды. При ее выполнении адрес перехода загружается в ПС, а текущее содержимое программного счетчика теряется.

Трехбайтные команды условной передачи управления J-COM осуществляют передачу управления только при удовлетворении некоторого условия, заданного в коде операции.

Т а б л и ц а 6

Однобайтные команды		Трехбайтные команды		
		KOP	B2	B3
RST X	(ПС)→[YC-1] [YC-2]	JMP	B2B3	B3B2 → ПС
	(YC)-2 → YC	J-COM	B2B3	B3B2 → ПС
	((YC)+1) [YC] → ПС	CALL	B2B3	ПС→[(YC)-1] [(YC)-2]
	(YC)+2 → YC			B3B2 → ПС
R-COM	((YC)+1) [YC] → ПС	C-COM	B2B3	(YC)-2 → YC
	(YC)+2 → YC			ПС→[(YC)-1] [(YC)-2]
				B3B2 → ПС
				(YC)-2 → YC

Если условие не удовлетворяется, то передачи управления не происходит, а выполняется следующая по порядку команда. Проверяемым условием является текущее значение одного из разрядов регистра признаков. Всего существует восемь команд разветвлений: по признаку Z-JZ,JNZ , по признаку C-JC,JNC , по признаку S-JM,JP , по признаку P-JPE,JPO . Например, команда JZ передает управление, если разряд Z=1 , а команда JNZ – если разряд Z=0.

Трехбайтная команда безусловной передачи управления CALL состоит из кода операции и адреса перехода, представляющего собой начальный адрес подпрограммы. При выполнении этой команды адрес команды, следующей за командой CALL (адрес возврата), временно запоминается в стеке. Старшие восемь разрядов адреса загружаются по адресу (УС)-1 , а младшие восемь разрядов – по адресу (УС)-2 . Содержимое указателя стека уменьшается на 2 . Адрес перехода ВЭБ2 загружается в программный счетчик, и управление таким образом передается по этому адресу.

Последней выполняемой командой в программе является команда возврата из подпрограммы RET , при выполнении которой адрес возврата из стека загружается в программный счетчик, и управление передается таким образом на команду, следующую за командой CALL . Содержимое УС увеличивается на 2 .

В командах условных вызовов C-COM и возвратов R-COM проверяется состояние соответствующего флагка я, если оно удовлетворяет условию, осуществляется вызов или возврат, а если не удовлетворяет, то выполняется следующая по порядку команда. Имеются команды, проверяющие единичное и нулевое значения следующих четырех разрядов регистра признаков:

разряд Z – вызовы CZ , CNZ; возвраты RZ , RNZ
разряд С – вызовы CC , CNC; возвраты RC , RNC
разряд S – вызовы CM , CP ; возвраты RM , RP
разряд Р – вызовы CPE , CPO; возвраты RPE , RPO

В системе команд микропроцессора имеется особая однобайтная команда вызова, предназначенная для обработки прерываний и введения контрольных точек (разрывов) при отладке программ. Она называется рестартом (повторным запуском) и имеет мнемоническое обозначение RST . В коде операции рестарта 11AAA111 три бита – AAA – формируются системой прерываний или указывается программистом. Выполнение команды рестарта сводится к двум действиям:

- текущее содержимое ПС загружается в стек;
- в ПС передается код 0000000000AAAACOO .

Следовательно, в зависимости от значения AAA управление передается на одну из восьми ячеек памяти: $0000_{16}, 0008_{16}, 0010_{16}, \dots, 0038_{16}$.

4.4. Команды управления микропроцессором

Однобайтные команды данной группы применяются для задания режима работы МП.

Команда EI устанавливает внутренний триггер разрешения прерываний в такое состояние (PPIR=1), когда МП реагирует на запросы прерываний, поступающие от периферийных устройств, инициирующих обмен данными.

Команда запрещения (маскирования) прерываний DI устанавливает вышеупомянутый триггер в такое состояние (PPIR=0), когда МП не воспринимает запросов прерываний от периферийных устройств. Следовательно, программист всегда может защитить от прерываний критические сегменты прикладной программы.

Команда останова HLT вызывает прекращение выполнения программы и переводит МП в состояние останова. Из состояния останова МП выводится следующими способами:

- путем подачи высокого уровня напряжения на вход "Сброс". Этот сигнал заставляет МП начать выполнение программы с нулевой ячейки памяти;

- путем подачи высокого уровня напряжения на вход прерывания PPREP. МП реагирует на этот сигнал только в том случае, если установлен внутренний триггер разрешения прерывания (PPIR=1). Следовательно, при необходимости точного запуска МП из состояния останова сигналом PPREP необходимо до команды HLT разрешить прерывания с помощью команды EI. Реагируя на сигнал PPREP, МП вводит цикл выборки команды рестарта RST. Если же МП остановился и PPIR=0, то единственным средством запуска оказывается сигнал "Сброс".

Приложение

Трехстабильные схемы

Для обеспечения обмена информацией по МШМ необходимо, чтобы элементы ввода-вывода, не участвующие в нем, отключались от МШМ (отдавали шину). Это достигается тем, что они переходят в состояние с высоким входным сопротивлением. Таким образом элементы ввода-вывода, подключенные к МШМ, могут иметь одно из трех состояний по входу и выходу: логический нуль, логическую единицу и высокое сопротивление.

Обычный инвертор (рис. 1), обеспечивающий на выходе одно из двух состояний "0" или "1" – в зависимости от состояния входа, дополненный одним транзистором (рис. 2), обеспечивает возможность перевода схемы в состояние с высоким входным сопротивлением. Отключение элементов ввода-вывода от МШМ в схемах микро-ЭВМ обеспечивают буферные усилители.

Буферные усилители выполнены на основе двунаправленных шинных формирователей. Шинные формирователи, передающие и принимающие информацию шины для регистра RG, выполнены на микросхемах К589АП6 и К589АП26 (рис. 3).

На рис. 4 представлена функциональная схема шинного формирователя. На схеме A_0 и A_1 – только входы, C_0 и C_1 – только выходы; B_0 и B_1 – могут быть и входами и выходами в зависимости от сигналов ВК и УВ. Сигнал УВ (управление выборкой) управляет направлением передачи информации и линиями В как входами и выходами. Данная схема работает в режиме передачи информации при подаче на вход ВК (выбор кристалла) сигнала низкого уровня. Если и на входе УВ поддерживается низкий уровень сигнала, это позволяет передавать информацию с входов А на выходы В. Два других элемента находятся в это время в состоянии высокого импедансного сопротивления. Если на УВ высокий уровень сигнала, то информация передается со входа В на выход С, а два левых элемента схемы находятся в состоянии высокого импедансного сопротивления и не передают информацию. Такая схема реализована в микросхеме К589АП6, являющейся 4-канальным шинным формирователем.




Рис. 1. Схема инвертора

Рис. 2. Схема с высоким выходным сопротивлением




Рис. 3. Схема шинных формирователей




Рис. 4. Функциональная схема бинного формирователя
с инверсией

ЛИТЕРАТУРА

1. Комплекс алфавитно-цифровой дисплейный ЕС7970. Техническое описание и инструкция по эксплуатации. ПТ1.320.135 ТО. М., 1982.
2. Устройство управления групповое ТС7971. Техническое описание. ПТ3.059.119 ТО. М., 1982.
3. Терминал дисплейный ТС7063.01. Техническое описание. ПТ3.045.026.01 ТО. Инструкция по эксплуатации. ПТ3.045.026.01 ИЭ. М., 1982.

ОГЛАВЛЕНИЕ

1. Общие сведения по микро-ЭВМ	3
1.1. Микропроцессоры	5
1.2. Микропроцессор КР580ИК80А	9
2. Запоминающие устройства	14
2.1. Общие сведения по ЗУ микро-ЭВМ	14
2.2. Общие сведения по ОЗУ	17
2.3. Построение ОЗУ в комплексе ЕС7970	18
2.4. Общие сведения о ПЗУ	22
2.5. Построение ПЗУ в комплексе ЕС7970	23
2.6. Устройство управления ОЗУ в комплексе ЕС7970	26
2.7. ЗУ регенерация ТС7063.01	31
2.8. Состав ЗУ и распределение памяти в ТС7971 и ТС7063.01	35
3. Контроллер прямого доступа к памяти	39
3.1. Общие сведения	39
3.2. Схема управления непосредственным доступом к ОЗУ	41
3.3. Дешифратор адреса регистров Т3За КПДП	45
3.4. Принцип работы КПДП	45
3.5. Порядок работы Т3За КПДП	48
4. Система команд микро-ЭВМ	52
4.1. Команды передачи данных	53
4.2. Команды преобразования данных	57
4.3. Команды передачи управления	62
4.4. Команды управления микропроцессором	64
Приложение. Трехстабильные схемы	65
Литература	68

Т-07656. Полписано в печать 27/III-85 г. Формат 60x84¹/16
Объем п.л. 4,25. Уч.-изд.л. 3,09. Тираж 460 экз. Заказ 385

СНКО "Алгоритм". 109068. Москва, Велозаводская, 4

Типография ЦП УПП ВОС. Москва, Наломосковская, 8