

ЕС-2020

БЛОК ЗАЩИТЫ

**ТЕХНИЧЕСКОЕ ОПИСАНИЕ
Е13.055.001 ТО6**

СОДЕРЖАНИЕ

1. Введение	3
2. Назначение	3
3. Технические данные	3
4. Состав блока защиты	4
5. Устройство и работа блока защиты	4
6. Устройство и работа составных частей блока защиты	6
6.1. Устройство и работа регистра блока защиты	6
6.2. Устройство и работа узла сравнения блока защиты	9
6.3. Устройство и работа узла управления блока защиты	9
6.4. Устройство и работа запоминающего устройства ключей памяти	9
ПРИЛОЖЕНИЕ. Перечень сокращений и условных обозначений сигналов блока защиты	22

I. ВВЕДЕНИЕ

Настоящее техническое описание (ТО) предназначено для изучения работы блока защиты (БЗ) оперативной памяти модели ЕС-І020.

При изучении работы БЗ дополнительно следует руководствоваться следующими документами:

ЕІ3.083.003 93,
ЕІ3.088.І4І 93,
ЕІ3.088.І42 93,
ЕІ3.088.І43 93,
ЕІ3.088.І45 93,
ЕІ3.088.І63 93, ЕІ3.088.І63 ТО,
ЕІ3.088.І47 93,
ЕІ3.092.086 93,
ЕІ3.092.087 93,
ЕІ3.092.08I 93,
ЕІ3.092.082 93,
ЕІ3.092.083 93,
ЕІ3.092.084 93,
ЕІ3.092.085 93,
ЕІ3.05I.00I 97, лист I0,II,I2,2I,
ЕІ3.05I.00I 9I, лист 7,
ЕІ3.055.00I ТОI.

Перечень сокращений и условных обозначений сигналов блока защиты, применяемых в настоящем ТО, приведен в приложении.

2. НАЗНАЧЕНИЕ

Блок защиты ЕС-2420/В018 ЕІ3.083.003 предназначен для защиты основной оперативной памяти (ОП) модели ЕС-І020.

БЗ предназначен для эксплуатации в составе процессора модели ЕС-І020 при следующих климатических условиях:

- температуре окружающего воздуха от 5 до 40⁰С;
- относительной влажности до 95% при температуре 30⁰С;
- атмосферном давлении от 620 до 1055 мбар (от 460 до 790 мм рт.ст.).

3. ТЕХНИЧЕСКИЕ ДАННЫЕ

Напряжение питания 5 ± 0,25 в.

Основные технические данные приведены в табл.I.

Таблица I

Наименование параметров	Норма	Примечание
Потребляемый ток от источника питания, а	≤ 5,5	При полном объеме памяти
Объем памяти в словах	32-128	
Разрядность в двоичных разрядах	6	
Время выдачи сигнала нарушения защиты (после поступления адреса), нсек	≤ 300	
Частота работы, МГц	≤ 1	

4. СОСТАВ БЛОКА ЗАЩИТЫ

Блок защиты (БЗ) состоит:

- из регистра блока защиты (РБЗ);
- узла сравнения блока защиты (УСБЗ);
- узла управления блока защиты (УУБЗ);
- запоминающего устройства ключей памяти (ЗУКП).

Структурная схема БЗ приведена на рис.1.

4.2. Комплектация ТЭЗ БЗ (ЕС-2420/ВО18) при различном объеме ОП приведена в Е13.051.001 97, лист 10.II, 12,21.

5. УСТРОЙСТВО И РАБОТА БЛОКА ЗАЩИТЫ

БЗ выполнен на ТЭЗ стандартной конструкции, размещенных на экранированной панели ЕС-2420/ВО18.

БЗ может работать в трех режимах:

- автоматическом, который включается при каждом обращении к оперативной памяти;
- чтения информации из ЗУКП;
- записи информации в ЗУКП.

В ЗУКП постоянно передаются семь старших разрядов адреса, засыпаемого в регистр МН ОП. По первому синхроимпульсу - С1В в УУБЗрабатываются управляющие импульсы - УИ1, УИ2, УИ3, РС; по четвертому синхроимпульсу - С4В - С4В.

Временная диаграмма управляющих импульсов приведена на рис.2.

Работа БЗ в автоматическом режиме (режим включается при одновременном наличии сигналов СЧТСТ БЗ и ОП БЗ) заключается в следующем:

- производится подготовка ЗУКП к чтению информации (по - УИ1);
- производится чтение слова ($[K, 0/4]$ разряды) из ЗУКП (по РАЗР. ОБР, РС и УИ2);
- производится регенерация прочитанной информации (РЕГ-низкий);
- содержимое четвертого разряда прочитанного слова из ЗУКП по шине ЗАЩ.ПО СЧТ передается в БР;
- в ЗУКП производится контроль по нечетности прочитанного слова, при нарушении нечетности вырабатывается положительный сигнал СБ.РБЗ;
- в УСБЗ ключ памяти ($[0/3]$ разряды прочтенного из ЗУКП слова) сравнивается с ключом защиты программы текущего ССП, предварительно засланным в РБЗ (в разряды $[4/7]$, а при наличии положительного сигнала СР.БЭК - с кодом на шинах РКЭК;
- при совпадении ключей в УСБЗ вырабатывается отрицательный сигнал СХ.СРАВН;
- при равенстве нулю ключа защиты программы или ключа защиты селекторного канала (при наличии сигнала СР.БЭК) на шине БЛОКИР.СР сохраняется низкий уровень;
- содержимое $[K, 0/4]$ разрядов прочтенного слова из ЗУКП передается в $[K, 0/4]$ разряды РБЗ (по УИ3 и РБЗ: =РИ);




Рис. 1. Структурная схема блока защиты




Рис. 2. Временная диаграмма управляемых импульсов




Рис. 3. Временная диаграмма работы блока защиты в автоматическом режиме

- на шины А БА выводятся нулевые выходы РБЗ, причем при отсутствии положительного сигнала ТЦП БЗ выводится 4-й разряд, а при наличии - разряд 4';

- УУБЗ и УСБЗ возвращаются в исходное состояние (по С4В).

Временная диаграмма работы БЗ в автоматическом режиме приведена на рис.3.




Рис. 4. Временная диаграмма работы блока защиты в режиме записи информации в ЗУКП

Работа БЗ в режиме чтения информации из ЗУКП (режим характеризуется одновременным наличием сигналов СЧТСТ БЗ и З БЗ) отличается от работы в автоматическом режиме лишь тем, что на шине БЛОКИР.СР сохраняется низкий уровень независимо от кода ключа защиты.

Работа БЗ в режиме записи информации в ЗУКП (режим включается при одновременном наличии сигналов ЗП БЗ и З БЗ) отличается от работы в режиме чтения тем, что прочтено слово из ЗУКП в РБЗ не передается (положительный сигнал РБЗ: = РИ отсутствует), в УСЕЗ вырабатывается сигнал БЛК.СБ, а в ЗУКП записывается содержимое [К,0/4] разрядов РБЗ (УУБЗ вырабатывает положительный сигнал -РЕГ), причем информация по шинам С из БА передается в РБЗ в одном из предыдущих циклов по сигналам РБЗ: = С и С4В.

Временная диаграмма работы БЗ в режиме записи информации в ЗУКП приведена на рис. 4.

6. УСТРОЙСТВО И РАБОТА СОСТАВНЫХ ЧАСТЕЙ БЛОКА ЗАЩИТЫ

6.1. Устройство и работа регистра блока защиты (РБЗ)

6.1.1. РБЗ предназначен:

- для приема информации с выхода с БА (ключа памяти в [К,0/4] разряды и ключа защиты программы в [4/7] разряды);

- приема информации из ЗУКП (в [К,0/4] разряды);

- управления записью информации (в ЗУКП [К,0/4] разряды);

- выработки контрольного разряда и передачи информации в регистр А БА, причем на шины РБЗ [4] и -РБЗ[4] выводится информация с триггера РБЗ 4, если триггер ТЦП регистра РБД БР находится в нулевом состоянии, и с триггера РБЗ [4'], если триггер ТЦП - в единичном состоянии.

Функциональная схема РБЗ представлена на рис.5.

6.1.2. В состав РБЗ входят триггеры двух типов, представленные на рис.6.

6.1.3. РБЗ может работать в одном из двух режимов:

- приема информации с выхода С БА;

- приема информации из ЗУКП.

6.1.4. Прием информации с выхода С БА осуществляется по сигналам РБЗ: = С и С4В, причем С [4] БЗ заносится одновременно в разряды [4] и [4'] .

6.1.5. Прием информации из ЗУКП осуществляется по сигналам РБЗ:=РИ и УИЗ.

6.1.6. Для управления записью информации в ЗУКП используются единичные выходы триггеров РБЗ [К,0/4] .

6.1.7. Для передачи информации в регистр А БА сумма по модулю 2 разрядов 0/7 дополняется до нечетной стандартной схемой свертки, полученная информация выводится на шину - РБЗ [К,] , а информация с триггеров РБЗ [0/7] выводится на шины - РБЗ [0/7] .






Рис. 5. Регистр блока защиты

Рис. 6. Триггеры регистра блока защиты:
а - РБЗ [4^I/7];
б - РБЗ [К, 0/4]



а)



б)




Рис. 7. Узел сравнения блока защиты
Схема сравнения

6.1.8. РБЗ расположен в ТЭЗ ЕС-2420/0085.

6.2. Устройство и работа узла сравнения блока защиты (УСБЗ)

6.2.1. УСБЗ предназначен:

- для сравнения ключа защиты программы или ключа защиты селекторного канала с ключом памяти и выработки сигналов СХ.СРАВН.и БЛОКИР.СР;

- выработки сигнала БЛЖ.СБ.

6.2.2. Отрицательный сигнал СХ.СРАВН. вырабатывается схемой сравнения (рис.7) если выполняются равенства:

РБЗ [4] = ТРИ [0] ;

РБЗ [5] = ТРИ [1] ;

РБЗ [6] = ТРИ [2] ;

РБЗ [7] = ТРИ [3] ;

а при наличии положительного сигнала СР.БЗК, если

РКЗК [0] = ТРИ [0] ;

РКЗК [1] = ТРИ [1] ;

РКЗК [2] = ТРИ [2] ;

РКЗК [3] = ТРИ [3] .

6.2.3. Отрицательный сигнал БЛОКИР.СР вырабатывается при выполнении условий:

РБЗ [4'] = РБЗ [5] = РБЗ [6] = РБЗ [7] = 0

или РКЗК [0] = РКЗК [1] = РКЗК [2] = РКЗК [3] = 0 (при наличии сигнала СР.БЗК),

или при отсутствии совпадения сигналов СЧТСТ БЗ и ОП БЗ.

Схема выработки сигналов БЛОКИР.СР и БЛЖ.СБ представлена на рис.8.

6.2.4. Положительный сигнал БЛЖ.СБ вырабатывается при несовпадении сигналов СЧТСТ БЗ и РАЗР.ОБР.

6.2.5. УСБЗ расположен на ТЭЗ ЕС-2420/0083 кроме схемы выработки сигнала БЛЖ.СБ, конструктивные адреса элементов которой указаны на рис.8.

6.3. Устройство и работа узла управления блока защиты (УУБЗ)

6.3.1. УУБЗ предназначен для выработки управляющих сигналов.

Функциональная схема УУБЗ представлена на рис.9,10.

6.3.2. Сигнал С4В вырабатывается инвертированием сигнала - С4В (см.рис.9).

6.3.3. Сигналы СЧТСТ БЗ и ТИП БЗ для согласования линии связи и нагрузки инвертируются дважды (см.рис.9).

6.3.4. Положительный сигнал РАЗР.ОБР вырабатывается при выполнении условия ОП БЗ \vee З БЗ (см.рис.9).

6.3.5. Положительный сигнал РБЗ: = РИ вырабатывается при выполнении условия СЧТСТ БЗ \wedge РАЗР.ОБР (см.рис.9).

6.3.6. Положительный сигнал - РЕГ вырабатывается при выполнении условия ЗП БЗ \wedge ЗБЗ (см.рис.9).

6.3.7. Сигналы - УИ1, УИ2, УИ3, РС вырабатываются по сигналу - С1В (см.рис.10).

Временная диаграмма выработки управляющих импульсов приведена на рис.11.

6.4. Устройство и работа запоминающего устройства ключей памяти (ЗУКП)

6.4.1. ЗУКП предназначено для хранения ключей памяти.

6.4.2. ЗУКП состоит из следующих элементов:

- регистра адреса (РА);

- дешифратора (Дш);

- накопителя ключей памяти (НКП);


- узла усилителей считывания (УУС);

- регистра информации (РИ);

- узла разрешения записи (УРЗ);

- узла формирователей записи (УФЗ);

- узла контроля по нечетности (УКН).



При неполном объеме ЗУКП перемычки АБ и ВГ позволяют вырабатывать сигнал БЛК СБ при обращении к отсутствующим адресам: перемычки АБ и ВГ при объеме ЗУКП 32 числа, перемычка ВГ при объеме ЗУКП 64 числа.

б)

Рис. 8. Узел сравнения блока защиты:
а - схема выработки сигнала БЛОКИР.СР;
б - схема выработки сигнала БЛКСБ

Структурная схема ЗУКП приведена на рис.12.

6.4.3. ЗУКП может работать в одном из двух режимов:

- чтения информации;
- записи информации.

6.4.4. Работа ЗУКП в режиме чтения информации (режим включается при наличии сигнала РАЗР.ОБР) заключается в следующем:

- производится гашение РИ сигналом - УИ1;
- ДШ вырабатывает отрицательный сигнал ГАШ (n) на n-ом выходе в соответствии с кодом РА (по РАЗР.ОБР и УИ2);
- сигналом ГАШ (n) производится считывание из НКП n -го слова и возбуждается n-й формирователь записи УФЗ;
- УУС формирует сигналы УС-К...УС-4, соответствующие коду прочтенного числа (по РС);
- сигнал с единичного выхода триггера ТРИ [4] поступает на шину ЗАЩ.ПО СЧТ;
- в УКН проверяется правильность чтения информации из НКП, при сбое и отсутствии положительного сигнала БЛК СБ вырабатывается положительный сигнал СБ.РБ3;




Рис. 9. Узел управления блока защиты
Схема ТЦПБЗ, СЧВ, СЧТСТ/БЗ, РБЗ:=РИ, РАЗР.ОБР., -РЕГ




Рис.10. Узел управления блока защиты. Схема выработки
управляющих сигналов - УИ1, УИ2, РС, УИ3




Рис.II. Временная диаграмма выработки управляемых импульсов




Рис.I2. Структурная схема запоминающего устройства ключей памяти

- состояние триггеров РИ по шинам ТРИ [К, 0/4] передается в УРЗ, где вырабатываются сигналы РЭ-К...РЭ-4, управляющие регенерацией прочтенного слова;
- сигналом ФЗ (п) с УФЗ производится регенерация информации в НКП.

Временная диаграмма работы ЗУКП в режиме чтения приведена на рис.13.

6.4.5. Работа ЗУКП в режиме записи информации (режим характеризуется наличием сигналов РАЗР.ОБР и -РЕГ) отличается от режима чтения информации только тем, что при наличии сигналов -РЕГ сигналы РЭ-К - РЭ-4 соответствуют коду на шинах ТРБЗ [К], РБЗ [0/4] и в НКП записывается информация, переданная в РБЗ в разряды [К, 0/4], а сигнал СБ РБЗ не вырабатывается, так как имеется сигнал БЛК СБ.

6.4.6. РА предназначен для приема адреса при обращении к ЗУКП и управления дешифратором.

РА состоит из семи идентичных триггеров, собранных по схеме рис.14.

Занесение информации осуществляется парафазными сигналами КША [m] и -КША [m], $m = II-I7$.

Расположен РА в ТЭЗ ЕС-2420/008I.

6.4.7. Дш предназначен для выработки отрицательного сигнала ГАШ (п), $p = 0-I27$, соответствующего коду РА, при обращении к ЗУКП.

Дш состоит из следующих функциональных узлов:

- дешифратора Х (ДшХ),
- дешифратора У (ДшУ);
- I28 элементов оконечной дешифрации.

ДшХ и ДшУ состоят из схем И-НЕ, отличающихся количеством входов (четыре и шесть соответственно).

Элементы оконечной дешифрации состоят из схемы И-НЕ на два входа (Х и У) и эмиттерного повторителя с симметричным ускоряющим транзистором для уменьшения длительности фронтов выходного сигнала.

Функциональная схема Дш ЗУКП представлена на рис.15.

Дш вырабатывает отрицательный сигнал ГАШ (п) на выходе, определяемом кодом РА, при наличии сигналов УИ2 и РАЗР.ОБР, причем верхний уровень сигнала ГАШ (п) имеет вид:

$$E_{CM} = E_{пит.} \cdot \frac{I_{нагр.}}{\beta t_1} \cdot R_1 - U_{бэт_1}, \quad (1)$$

где E пит. - напряжение питания;

I нагр. - ток нагрузки;

βt_1 - коэффициент усиления по току транзистора T1;

U бэт₁ - напряжение база-эмиттер транзистора T1.

ДшХ расположен в ТЭЗ ЕС-2420/008I,

ДшУ - в ТЭЗ ЕС-2420/008T.

Элементы оконечной дешифрации расположены в ТЭЗ ЕС 2420/0092, по 16 элементов в ТЭЗ, в порядке, указанном в табл.2.

Строка определяет расположение ТЭЗ ЕС 2420/0093 на конструкции, столбец - номер его контакта, на который выведен сигнал ГАШ (п), значение n для которого находится на пересечении строки и столбца (в числителе - в десятичной системе счисления, в знаменателе - в восьмиричной).





Рис.14. Триггер регистра адреса




Рис.15. Дешифратор запоминающего устройства ключей памяти

Таблица 2

	II	2I	35	23	09	24	34	I7	I5	26	43	33	I2	29	4I	25
8PT	<u>0</u> 0	<u>1</u> I	<u>2</u> 2	<u>3</u> 3	<u>8</u> 10	<u>9</u> II	<u>10</u> I2	<u>11</u> I3	<u>16</u> 20	<u>17</u> 21	<u>18</u> 22	<u>19</u> 23	<u>24</u> 30	<u>25</u> 31	<u>26</u> 32	<u>27</u> 33
IIPT	<u>4</u> 4	<u>5</u> 5	<u>6</u> 6	<u>7</u> 7	<u>I2</u> I4	<u>I3</u> I5	<u>I4</u> I6	<u>I5</u> I7	<u>20</u> 24	<u>21</u> 25	<u>22</u> 36	<u>23</u> 27	<u>28</u> 34	<u>29</u> 35	<u>30</u> 36	<u>31</u> 37
I8PT	<u>32</u> 40	<u>33</u> 41	<u>34</u> 42	<u>35</u> 43	<u>40</u> 50	<u>41</u> 51	<u>42</u> 52	<u>43</u> 53	<u>48</u> 60	<u>49</u> 61	<u>50</u> 62	<u>51</u> 63	<u>56</u> 70	<u>57</u> 71	<u>58</u> 72	<u>59</u> 73
2IPT	<u>36</u> 44	<u>37</u> 45	<u>38</u> 46	<u>39</u> 47	<u>44</u> 54	<u>45</u> 55	<u>46</u> 56	<u>47</u> 57	<u>52</u> 64	<u>53</u> 65	<u>54</u> 66	<u>55</u> 67	<u>60</u> 74	<u>61</u> 75	<u>62</u> 76	<u>63</u> 77
30PT	<u>64</u> 100	<u>65</u> 101	<u>66</u> 102	<u>67</u> 103	<u>72</u> 110	<u>73</u> III	<u>74</u> II2	<u>75</u> II3	<u>80</u> 120	<u>81</u> I2I	<u>82</u> I22	<u>83</u> I23	<u>88</u> I30	<u>89</u> I31	<u>90</u> I32	<u>91</u> I33
33PT	<u>68</u> 104	<u>69</u> 105	<u>70</u> 106	<u>71</u> I07	<u>76</u> II4	<u>77</u> II5	<u>78</u> II6	<u>79</u> II7	<u>84</u> I24	<u>85</u> I25	<u>86</u> I26	<u>87</u> I27	<u>92</u> I34	<u>93</u> I35	<u>94</u> I36	<u>95</u> I37
40PT	<u>96</u> I40	<u>97</u> I41	<u>98</u> I42	<u>99</u> I43	<u>I04</u> I50	<u>I05</u> I51	<u>I06</u> I52	<u>I07</u> I53	<u>II2</u> I60	<u>II3</u> I61	<u>II4</u> I62	<u>II5</u> I63	<u>I20</u> I70	<u>I21</u> I71	<u>I22</u> I72	<u>I23</u> I73
43PT	<u>I00</u> I44	<u>I01</u> I45	<u>I02</u> I46	<u>I03</u> I47	<u>I08</u> I54	<u>I09</u> I55	<u>I10</u> I56	<u>III</u> I57	<u>II6</u> I64	<u>II7</u> I65	<u>II8</u> I66	<u>II9</u> I67	<u>I24</u> I74	<u>I25</u> I75	<u>I26</u> I76	<u>I27</u> I77

6.4.8. НКП предназначен для хранения ключей памяти.

НКП состоит из 768 запоминающих ячеек (ЗЯ) объединенных в 128 шестиразрядных слов.

Структурная схема НКП представлена на рис. I6.

ЗЯ представляет собой триггер, образованный регистром R2 и туннельным диодом D3, ко входу которого подсоединенна схема совпадения, состоящая из резистора RI, диодов D1 (германиевого) и D2 (кремниевого). Принципиальная схема ЗЯ, вольтамперная характеристика D3 и нагрузочная прямая приведены на рис. I7.

D3 может находиться в двух устойчивых состояниях:

- низковольтном (состояние "0");
- высоковольтном (состояние "1").

При поступлении сигнала ГАШ (n) все туннельные диоды n-го слова переключаются в состояние "0", так как $E_{cm} = 0$. На анодах туннельных диодов, находившихся в состоянии "1", возникают отрицательные перепады, поступающие через емкость C1 в УУС.

При поступлении сигнала Ф3 (n) ток от формирователя записи в зависимости от уровня на шине Р3-1 может протекать по двум цепям:

- через RI, D2 и D3, если Р3-1 высокий;
- через RI и D1, если Р3-1 низкий.


В первом случае D3 переключается в состояние "1" и после окончания сигнала ГАШ (n) остается в нем.

Во втором случае D3 остается в "0", так как D2 закрыт.

Временная диаграмма работы ЗЯ приведена на рис. I8.


ЗЯ расположены в ТЭЗ ЕС-2420/0093, по восемь шестиразрядных слов в каждом.

6.4.9. УУС предназначен для усиления считанных сигналов до стандартной для микросхем серии I55 величины.




От ЗЯ одного разряда 8 ЧУС идут 16шин, каждая из которых объединяет 8 слов.

Рис.16. Структурная схема накопителя ключей памяти



а)



б)

Рис.17. Запоминающая ячейка:

- а - принципиальная схема;
- б - вольтамперная характеристика




Рис.18. Временная диаграмма работы запоминающей ячейки




Рис.19. Структурная схема узла усилителей считывания

УС состоит из следующих функциональных узлов:

- двенадцати усилителей считывания (УС), по два на один разряд,
- шести элементов разрешения считывания (РС),
- эмиттерного повторителя сигнала РС (ЭП).

Структурная схема УС приведена на рис.19.

УС состоит из восьми предварительных усилителей считывания (УСП), к каждой паре которых подсоединен один усилитель считывания (УСО). Структурная схема УС приведена на рис.20, принципиальная схема тракта усиления приведена на рис.21.

УСП представляет собой каскад с эмиттерной противосвязью. Нагрузкой УСП является резистор RI УСО.

Ток смещения в базу транзистора T1 задается резистором R3 от делителя R8, R9, C5, общего для шести УСП.

УСО представляет собой каскад с общим эмиттером. Нагрузкой каскада являются резисторы RI и R2 элемента РС. Величины их подобраны таким образом, что, во первых, верхний уровень выходного сигнала УС-1 соответствует тому же уровню для микросхем серии I55, во-вторых, диод DI РС закрыт даже при высоком уровне на шине РС. Если от помехи транзистор T1 УСО приоткрывается, то при высоком уровне на шине РС диод DI открывается, не давая верхнему уровню выходного сигнала УС-1 опуститься ниже допустимой величины.

При считывании отрицательный сигнал РС закрывает транзистор T4, отключая цепь диода DI.


Отрицательный сигнал, поступающий из НКП, призакрывает транзистор T1 УСП. Положительный импульс, выделяющийся на RI УСО, через переходную цепь С1, R2 УСО подается на базу транзистора T1 УСО, открывая его до насыщения. На выходе образуется отрицательный сигнал УС-1.

УСП расположены в ТЭЗ ЕС-2420/0093, по шесть в каждом.

УСО расположены в ТЭЗ ЕС-2420/0088, по 24 в каждом.

РС и ЭП расположены в ТЭЗ ЕС-2420/0094.

6.4.10. РИ предназначен для приема информации, считанной из НКП, и управления ее регенерацией.



$$L = K_0 / 4$$

Рис.20. Структурная схема усилителя считывания




Рис.21. Принципиальная схема тракта усиления




Рис.22. Триггер регистра информации

РИ состоит из шести идентичных триггеров, собранных по схеме рис.22.

Занесение информации осуществляется отрицательными сигналами УС-1 . Гасится РИ отрицательным сигналом - УИ1.

Расположен РИ в ТЭЗ ЕС-2420/0082.

6.4.11. УРЗ предназначен для выработки сигналов РЗ-1 , $i=K,0/4$, соответствующих коду слова, записываемого в НКП.

УРЗ состоит из следующих функциональных узлов:

- инвертора сигнала - РЕГ,
- шести схем И-ИЛМ-НЕ,
- шести элементов разрешения записи (РЗ).

Структурная схема УРЗ представлена на рис.23.

Элемент РЗ состоит из следующих элементов:

- эмиттерного повторителя с симметричным ускоряющим транзистором;
- инвертора, собранного по схеме с общим эмиттером с резисторно-емкостным делителем на входе;

- диодов Д5 для обеспечения нулевого потенциала на базе транзистора Т2 при низком уровне на шине РЗ [1] , Д2 для уменьшения длительности положительного фронта выходного сигнала РЗ-1 , Д3 для ограничения обратного напряжения база-эмиттер транзистора Т2 , Д4 и Д6 для ограничения тока через туннельный диод на второй восходящей ветви в элементе ЗЯ ТЭЗ ЕС-2420/0093.

Принципиальная схема элемента РЗ представлена на рис.23.

Схемами И-ИЛМ-НЕ инвертируется либо код РИ, если сигнал - РЕГ - низкий, либо код РБЗ, если сигнал - РЕГ - высокий (первый случай соответствует регенерации информации, второй - записи).


Проинвертированный код поступает на элементы РЗ, которые, инвертируя его еще раз,рабатывают сигналы РЗ-1 . Низкий уровень РЗ-1 соответствует записи нуля, высокий - единицы. В последнем случае, как только туннельный диод переключился в высоковольтное состояние, открываются диоды Д4 и Д6 РЗ, ограничивая ток через туннельный диод.

УРЗ расположен в ТЭЗ ЕС-2420/0082, за исключением элементов РЗ, расположенных в ТЭЗ ЕС-2420/0094.

6.4.12. УФЗ предназначен для выработки положительных сигналов ФЗ (n), где $n = 0-127$.

УФЗ состоит из 128 идентичных элементов ФЗ, собранных по схеме, представленной на рис.24.

ФЗ представляют собой каскад с общим эмиттером, на выходе которого включен дроссель Др1, затягивающий передний фронт выходного сигнала, что исключает влияние индуктивности шин РЗ-1 , предотвращая тем самым ложные переключатели туннельных диодов.



a)




Рис.23. Узел разрешения записи:

а - структурная схема;

б - принципиальная схема элемента P_3




Рис.24. Принципиальная схема формирователя записи




Рис.25. Схема свертки

ΦЗ запускаются отрицательным фронтом сигналов ГАШ (п), при этом длительность выходного сигнала равна длительности входного.

ΦЗ расположены в ТЭЗ ЕС-2420/0093, по восемь в каждом.

6.4.13. УКН предназначен для контроля правильности чтения информации из НКП в РИ. УКН представляет собой схему свертки (рис.25), расположенную в ТЭЗ ЕС-2420/0086.

ПРИЛОЖЕНИЕ

ПЕРЕЧЕНЬ СОКРАЩЕНИЙ И УСЛОВНЫХ ОБОЗНАЧЕНИЙ СИГНАЛОВ БЛОКА ЗАЩИТЫ

-С1В, -С4В	- синхроимпульсы
СЧТСТ БЗ	- считывание-стирание в БЗ
ЗП БЗ	- запись в БЗ
ОП БЗ	- признак оперативной памяти в БЗ
З БЗ	- признак блока защиты
ТЦП БЗ	- триггер вычислительного устройства в БЗ
КША [II/I7] БЗ	- кодовые шины адреса оперативной памяти в БЗ, разряды с II по I7
-УИ1, УИ2, УИ3	- управляющие импульсы
РАЗР.ОБР	- разрешение обращения
-РЕГ	- регенерация
РС	- разрешение считывания
РБ3: = РИ	- регистру блока защиты присвоить значение регистра информации
ЗАЩ.ПО СЧТ	- защита по считыванию (режим защиты)
ТРИ [К,0/4]	- прямой выход триггера регистра информации, разряды [К,0/4]
-ТРИ [К,0/4]	- инверсный выход триггера регистра информации, разряды [К,0/4]
СР.БЗК	- сравнение с ключом защиты селекторного канала
РКЭК [0/3]	- регистр ключа защиты канала (селекторного), разряды [0/3]
РБ3: =С	- регистру блока защиты присвоить значение выхода С арифметического блока
С [К,0/7] БЗ	- выход С арифметического блока в БЗ, разряды [К,0/7]
РБ5 [К,0/7]	- прямой выход триггера регистра блока защиты, разряды [К,0/7]
-РБ3 [К,0/7]	- инверсный выход триггера регистра блока защиты, разряды [К,0/7]
СБ.РБ3	- сбой регистра блока защиты
БЛОКИР.СР	- блокировка сравнения
СХ.СРАВН.	- схема сравнения
Х [0/7]	- выходы дешифратора Х, с 0 по 7
У [0/15]	- выходы дешифратора У, с 0 по 15
ГАШ (0-I27)	- гашение, с 0 по I27
Ф3 (0-I27)	- формирователь записи, с 0 по I27
ПСЧ-1, 1=К,0/4	- предварительное считывание, разряды [К,0/4]
УС-1, 1=К,0/4	- усилитель считывания, разряды [К,0/4]
РЗ-1, 1=К,0/4	- разрешение записи, разряды [К,0/4]
НУИ1, НУИ2, НУИ3	- начало управляющего импульса
КУИ1, КУИ2, КУИ3	- конец управляющего импульса
НРС	- начало разрешения считывания
КРС	- конец разрешения считывания
ЗЭД3-2	- запуск ЭД3-2
ТКН	- прямой выход триггера контроля по нечетности
-ТКН	- инверсный выход триггера контроля по нечетности
БЛК СБ	- блокировка сбоя РБ3

Лист регистрации изменений

Изменения	Номера листов (страниц)				Всего лис- тов (стра- ниц) в до- кументе	№ доку- мента	Входящий № сопроводи- тельный документа и дата	Подпись	Дата
	изменен- ных	заменен- ных	новых	изъятых					