


**ЕС-2020**

**МЕТОДИКА ВЫПОЛНЕНИЯ ОПЕРАЦИЙ**

**ТЕХНИЧЕСКОЕ ОПИСАНИЕ  
Е13.055.001 ТО4**

88050



157825-0

СОДЕРЖАНИЕ

I. Введение .....	3
2. Команды .....	3
3. Представление чисел .....	8
4. Логическая информация .....	II
5. Информация о состоянии системы .....	II
6. Структура описаний микропрограмм .....	I3
7. Выборка команд .....	I5
8. Стандартная система команд. Арифметические операции .....	2I
9. Стандартная система команд. Операции загрузки .....	36
10. Стандартная система команд. Операции записи .....	40
II. Стандартная система команд. Операции И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ .....	43
I2. Стандартная система команд. Операции перекодировки и преобразования .....	49
I3. Стандартная система команд. Операции переключения состояния .....	56
I4. Стандартная система команд. Операции пересылки .....	58
I5. Стандартная система команд. Операции переходов .....	62
I6. Стандартная система команд. Операции сдвигов .....	67
I7. Стандартная система команд. Операции сравнения и проверки .....	69
I8. Десятичная арифметика. Арифметические операции и операции сравнения .....	80
I9. Десятичная арифметика. Операции редактирования .....	94
20. Плавающая запятая. Арифметические операции и операции сравнения .....	98
21. Плавающая запятая. Операции загрузки .....	II6
22. Плавающая запятая. Операции записи .....	II8
23. Привилегированные команды. Защита памяти. Операции над ключами.....	II8
24. Команды прямого управления .....	I20
25. Приложение. Время выполнения команд .....	I2I

## I. ВВЕДЕНИЕ

I.1. Данный документ содержит описание микропрограммы выборки команд (микропрограмма ВЫБОР), описание микропрограммы, обеспечивающей выход на прерывание по некорректной младшей четверти кода операции (микропрограмма ПРНКО), а также описание микропрограмм, обеспечивающих выполнение:

- стандартной системы команд. Исключение составляют команды ЗАГРУЗКА ССП (см. Е13.055.001 Т01) и команды управления каналами (см. Е13.055.001 Т02);
- команд десятичной арифметики;
- команд арифметики с плавающей запятой;
- команд средств защиты памяти;
- команд прямого управления.

С этого документа следует начинать изучение указанных выше микропрограмм.

I.2. Необходимые при изучении данного ТО диаграммы алгоритмов микропрограмм содержатся в документе Е13.055.001 Д1.

I.3. Микропрограммы, записанные на символическом языке, содержатся в документе Е13.055.001 ДС1.

I.4. Микропрограммы в машинных кодах содержатся в документе Е13.055.001 ДМ1.

I.5. В приложении к данному ТО приведена сводная таблица времен выполнения команд, указанных в п. I.1.

## 2. КОМАНДЫ

2.1. Форматы команд. Имеются пять основных форматов команд, которые обозначаются форматными кодами: RR, RX, RS, SI и SS, выражющими местонахождение операндов и результата.

Форматный код РР обозначает операцию типа регистр-регистр; код RX - операцию типа регистр-память, при этом адрес памяти индексируется; код RS - операцию типа регистр-память (без индексации); код SI - операцию, когда один операнд находится в памяти, а другой - в самой команде; код SS - операцию типа память-память.

Структура основных форматов команд приведена на рис. I.

Первое полуслово	Второе полуслово	Третье полуслово	
Байт 1	Байт 2		
Регистр Операнд I	Регистр Операнд 2		
Код ОП. 0	RI 7 8 II I2 I5 R2 I2 I5 I6 I9 I5	Формат RR	
Регистр Операнд I	Адрес Операнд 2		
Код ОП. 0	RI 7 8 II I2 I5 I6 I9 X2 I2 I5 B2 I6 I9 D2 I6 I9 20 3I	Формат RX	
Регистр Операнд I	Регистр Операнд 3	Адрес Операнд 2	
Код ОП. 0	RI 7 8 II I2 I5 I6 I9 R3 I2 I5 B2 I6 I9 D2 I6 I9 20 3I	Формат RS	
Непосредственный операнд		Адрес Операнд I	
Код ОП. 0	I2 7 8 I5 I6 I9 I5	BI I6 I9 D1 I6 I9 20 3I	Формат SI
Операнд I	Длина Операнд 2	Адрес Операнд I	
Код ОП. 0	L1 7 8 II I2 I5 I6 I9 I2	L2 I2 I5 BI I6 I9 D1 I6 I9 20 3I	Адрес Операнд 2
		B2 32 35 D2 36 47	Формат SS

Рис. I. Пять основных форматов команд

В каждом формате первое полуслово состоит из двух частей. Первый байт содержит код операции. Длина и формат команды определяются значением первых двух разрядов кода операции (КО) в соответствии с табл. I.

Таблица

КО разряды 0-1	Длина команды	Формат команды
00	Одно полуслово	RR
01	Два полуслова	RX
10	Два полуслова	RS или SI
11	Три полуслова	SS

Второй байт используется либо в виде двух четырехразрядных полей, либо как одно восьмиразрядное поле. Этот байт может содержать следующую информацию:

- четырехразрядный номер регистра операндов ( $R_1$ ,  $R_2$  или  $R_3$ );
- четырехразрядный номер регистра индекса ( $X_2$ );
- четырехразрядную маску ( $M_1$ );
- четырехразрядный код длины операнда ( $L_1$  или  $L_2$ );
- восьмиразрядный код длины операнда ( $L$ );
- восьмиразрядный байт, представляющий собой сам операнд ( $I_2$ ), т.е. непосредственно данные.

В некоторых командах четырехразрядное поле или весь второй байт в первой половине слова игнорируется. Например, в команде ПРОВЕРИТЬ И УСТАНОВИТЬ.

Второе и третье полуслово имеют всегда один и тот же формат: четырехразрядный номер регистра базы ( $B_1$  или  $B_2$ ) и следующее за ним 12-разрядное смещение ( $D_1$  или  $D_2$ ).

Каждый формат в соответствии с разрядами 2 и 3 кода операции делится на четыре класса. Деление форматов на классы указано в разделе 7. Здесь же приведены времена выборки в микросекундах для всех классов команд.

2.2. Перечень команд. В табл. 2 приводится перечень команд, реализуемых микропрограммами, описанными в данном ТО. Названия команд перечисляются в алфавитном порядке. В графе "Идентификатор" указано имя (условное мнемоническое обозначение) микропрограммы, реализующей соответствующую команду.

Таблица 2

Команда				Микрокоманда
Название	Мнем.	Формат	КО	Идентификатор
ВЫПОЛНИТЬ	EX	RX	44	ИСИСЧ
ВЫЧИТАНИЕ	SR	RR	1B	ARSR
ВЫЧИТАНИЕ	S	RX	5B	ASRX
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИНОЕ)	SWR	RR	2F	ASCFP
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИНОЕ)	SW	RX	6F	ASCFP
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	SUR	RR	3F	ASCFP
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	SU	RX	7F	ASCFP
ВЫЧИТАНИЕ ДЕСЯТИЧНОЕ	SP	SS	FB	СЛОЖД
ВЫЧИТАНИЕ КОДОВ	SLR	RR	1F	ARSR
ВЫЧИТАНИЕ КОДОВ	SL	RX	5F	ASRX
ВЫЧИТАНИЕ ПОЛУСЛОВА	SH	RX	4B	AHSH
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИНОЕ)	SDR	RR	2B	ASCFP
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИНОЕ)	SD	RX	6B	ASCFP
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	SFR	RR	3B	ASCFP
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	SE	RX	7B	ASCFP
ДЕЛЕНИЕ	DR	RR	1D	ФДЕЛ
ДЕЛЕНИЕ	D	RX	5D	ФДЕЛ
ДЕЛЕНИЕ (ДЛИНОЕ)	DDR	RR	2D	DI NOR, DFP
ДЕЛЕНИЕ (ДЛИНОЕ)	DD	RX	6D	DI NOR, DFP
ДЕЛЕНИЕ (КОРОТКОЕ)	DER	RR	3D	DI NOR, DFP
ДЕЛЕНИЕ (КОРОТКОЕ)	DE	RX	7D	DI NOR, DFP
ДЕЛЕНИЕ ДЕСЯТИЧНОЕ	DP	SS	FD	УМДЕЛ
ЗАГРУЗКА	LR	RR	18	RRI8
ЗАГРУЗКА	L	RX	58	5898
ЗАГРУЗКА (ДЛИННАЯ)	LDR	RR	28	LFP
ЗАГРУЗКА (ДЛИННАЯ)	LD	RX	68	LFP

## Продолжение

Команда				Микрокоманда
Название	Мнем.	Формат	KO	Идентификатор
ЗАГРУЗКА (КОРОТКАЯ)	LFR	RR	38	LFP
ЗАГРУЗКА (КОРОТКАЯ)	LE	RX	78	LFP
ЗАГРУЗКА АДРЕСА	LA	RX	4I	RX4I
ЗАГРУЗКА ГРУППОВАЯ	LM	RS	98	z 5898
ЗАГРУЗКА ДОПОЛНЕНИЯ (ДЛИННАЯ)	LCDR	RR	23	LFP
ЗАГРУЗКА ДОПОЛНЕНИЯ (КОРОТКАЯ)	LCER	RR	33	LFP
ЗАГРУЗКА ДОПОЛНЕНИЯ	LCR	RR	I3	RRI8
ЗАГРУЗКА И ПРОВЕРКА	LTR	RR	I2	RRI8
ЗАГРУЗКА И ПРОВЕРКА (ДЛИННАЯ)	LTD <sub>R</sub>	RR	22	LFP
ЗАГРУЗКА И ПРОВЕРКА (КОРОТКАЯ)	LTER	RR	32	LFP
ЗАГРУЗКА ОТРИЦАТЕЛЬНАЯ (ДЛИННАЯ)	LNDR	RR	2I	LFP
ЗАГРУЗКА ОТРИЦАТЕЛЬНАЯ	LNR	RR	II	RRI8
ЗАГРУЗКА ОТРИЦАТЕЛЬНАЯ (КОРОТКАЯ)	LNER	RR	3I	LFP
ЗАГРУЗКА ПОЛОЖИТЕЛЬНАЯ	LPR	RR	I0	RRI8
ЗАГРУЗКА ПОЛОЖИТЕЛЬНАЯ (ДЛИННАЯ)	LPDR	RR	20	LFP
ЗАГРУЗКА ПОЛОЖИТЕЛЬНАЯ (КОРОТКАЯ)	LPER	RR	30	LFP
ЗАГРУЗКА ПОЛУСЛОВА	LH	RX	48	RX
ЗАПИСЬ В ПАМЯТЬ	ST	RX	50	ST
ЗАПИСЬ В ПАМЯТЬ (ДЛИННАЯ)	STD	RX	60	SFP
ЗАПИСЬ В ПАМЯТЬ (КОРОТКАЯ)	STE	RX	70	SFP
ЗАПИСЬ В ПАМЯТЬ ГРУППОВАЯ	STM	RX	90	STMRS
ЗАПИСЬ В ПАМЯТЬ ПОЛУСЛОВА	STH	RX	40	STM
ЗАПИСЬ В ПАМЯТЬ СИМВОЛА	STC	RX	42	STCRX
И	NR	RR	I4	NRORR
И	N	RX	54	NOX
И	NI	SI	94	NI0IX
И	NC	SS	D4	SSD46
ИЛИ	OR	RR	I6	NRORR
ИЛИ	O	RX	56	NOX
ИЛИ	OI	SI	96	NI0IX
ИЛИ	OC	SS	D6	SSD46
ИСКЛЮЧАЮЩЕЕ ИЛИ	XR	RR	I7	NRORR
ИСКЛЮЧАЮЩЕЕ ИЛИ	X	RX	57	NOX
ИСКЛЮЧАЮЩЕЕ ИЛИ	XI	SI	97	NI0IX
ИСКЛЮЧАЮЩЕЕ ИЛИ	XC	SS	D7	SSD46
СБРАШЕНИЕ К СУПЕРВИЗОРУ	SVC	RR	OA	СУПЕР
ОТРЕДАКТИРОВАТЬ	E D	SS	DE	DED <sub>F</sub>
ОТРЕДАКТИРОВАТЬ И ОТМЕТИТЬ	EDMK	SS	FE	DED <sub>F</sub>
ПЕРЕКОДИРОВАТЬ	TR	SS	DC	TRTRT
ПЕРЕКОДИРОВАТЬ И ПРОВЕРИТЬ	TRT	SS	DD	TRTRT
ПЕРЕСЫЛКА	MVI	SI	92	SI92
ПЕРЕСЫЛКА	MVC	SS	D2	SS
ПЕРЕСЫЛКА ЗОН	MVZ	SS	D3	D3 DI
ПЕРЕСЫЛКА СО СДВИГОМ	MVO	SS	FI	RINGO
ПЕРЕСЫЛКА ЦИФР	MVN	SS	DI	D3 DI
ПЕРЕХОД ПО ИНДЕКСУ БОЛЬШЕ	BXH	RS	86	ИНДЕК

## Продолжение

Команда				Микрокоманда
Название	Мнем.	Формат	КО	Идентификатор
ПЕРЕХОД ПО ИНДЕКСУ МЕНЬШЕ ИЛИ РАВНО	BXLE	RS	87	ИНДЕК
ПЕРЕХОД ПО СЧЕТЧИКУ	BCTR	RR	06	ИСИСЧ
ПЕРЕХОД ПО СЧЕТЧИКУ	BCT	RX	46	ИСИСЧ
ПЕРЕХОД С ВОЗВРАТОМ	BALR	RR	05	ВОЗВР
ПЕРЕХОД С ВОЗВРАТОМ	BAL	RX	45	ВОЗВР
ПОПОЛАМ (ДЛИННОЕ)	HDR	RR	24	HELP
ПОПОЛАМ (КОРОТКОЕ)	HER	RP	34	HELP
ПРЕОБРАЗОВАНИЕ В ДВОИЧНУЮ	CVB	RX	4F	RX4F
ПРЕОБРАЗОВАНИЕ В ДЕСЯТИЧНУЮ	CVD	RX	4E	RX4E
ПРОВЕРИТЬ И УСТАНОВИТЬ	TS	SI	93	ПРИУС
ПРОВЕРИТЬ ПО МАСКЕ	TM	SI	91	TM SI
ПРОЧИТАТЬ КЛЮЧ ПАМЯТИ	ISK	RR	09	КЛЮЧП
ПРОЧИТАТЬ СИМВОЛ	IC	RX	43	ICRX
ПРЯМАЯ ЗАПИСЬ	WRD	SI	84	ПРУПР
ПРЯМОЕ ЧТЕНИЕ	RDD	SI	85	ПРУПР
РАСПАКОВАТЬ	UNPK	SS	F3	PACK
СДВИГ ВЛЕВО	SLA	RS	8B	SHIFT
СДВИГ ВЛЕВО ДВОЙНОЙ	SLDA	RS	8F	SHIFT
СДВИГ ВЛЕВО ДВОЙНОЙ КОДОВ	SLDL	RS	8D	SHIFT
СДВИГ ВЛЕВО КОДОВ	SLL	RS	89	SHIFT
СДВИГ ВПРАВО	SRA	RS	8A	SHIFT
СДВИГ ВПРАВО ДВОЙНОЙ	SRDA	RS	8E	SHIFT
СДВИГ ВПРАВО ДВОЙНОЙ КОДОВ	SRDL	RS	8C	SHIFT
СДВИГ ВПРАВО КОДОВ	SRL	RS	88	SHIFT
СЛОЖЕНИЕ	AR	RR	IA	ARSR
СЛОЖЕНИЕ	A	RX	5A	ASRX
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИННОЕ)	AWR	RR	2E	ASCFP
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИННОЕ)	AW	RX	6E	ASCFP
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	AUP	RR	3E	ASCFP
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	AU	RX	7E	ASCFP
СЛОЖЕНИЕ ДЕСЯТИЧНОЕ	AP	SS	FA	СЛОЖД
СЛОЖЕНИЕ КОДОВ	ALR	RR	IE	ARSR
СЛОЖЕНИЕ КОДОВ	AL	RX	5E	ASRX
СЛОЖЕНИЕ ПОЛУСЛОВА	AH	RX	4A	AH SH
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИННОЕ)	ADR	RR	2A	ASCFP
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИННОЕ)	AD	RR	6A	ASCFP
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	AER	RR	3A	ASCFP
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	AE	RX	7A	ASCFP
СЛОЖЕНИЕ С ОЧИСТКОЙ	ZAP	SS	F8	F8SS
СРАВНЕНИЕ	CR	RR	I9	CRRR
СРАВНЕНИЕ	C	RX	59	CRX
СРАВНЕНИЕ (ДЛИННОЕ)	CDR	RR	29	ASCFP
СРАВНЕНИЕ (ДЛИННОЕ)	CD	RX	69	ASCFP
СРАВНЕНИЕ (КОРОТКОЕ)	CER	RR	39	ASCFP
СРАВНЕНИЕ (КОРОТКОЕ)	CE	RX	79	ASCFP
СРАВНЕНИЕ ДЕСЯТИЧНОЕ	CP	SS	F9	F9SS

Команда				Микрокоманда
Название	Мнем.	Формат	КО	Идентификатор
СРАВНЕНИЕ КОДОВ	CLR	RR	15	CLRR
СРАВНЕНИЕ КОДОВ	CL	RX	55	CLRX
СРАВНЕНИЕ КОДОВ	CLI	SI	95	CLSI
СРАВНЕНИЕ КОДОВ	CLC	SS	D5	CLCSS
СРАВНЕНИЕ ПОЛУСЛОВА	CH	RX	49	CHRX
УМНОЖЕНИЕ	MR	RR	IC	MRM
УМНОЖЕНИЕ	M	RX	5C	MRM
УМНОЖЕНИЕ (ДЛИНОЕ)	MDR	RR	2C	DMOR, MFP
УМНОЖЕНИЕ (ДЛИНОЕ)	MD	RX	6C	DMOR, MFP
УМНОЖЕНИЕ (КОРОТКОЕ)	MER	RR	3C	DMOR, MFP
УМНОЖЕНИЕ (КОРОТКОЕ)	ME	RX	7C	DMOR, MFP
УМНОЖЕНИЕ ДЕСЯТИЧНОЕ	MP	SS	F0	УМДЕД
УМНОЖЕНИЕ ПОЛУСЛОВА	MH	RX	4C	MRM
УПАКОВАТЬ	PACK	SS	F2	PACK
УСЛОВНЫЙ ПЕРЕХОД	BCR	RR	07	УСЛОВ
УСЛОВНЫЙ ПЕРЕХОД	BC	RX	47	УСЛОВ
УСТАНОВИТЬ КЛЮЧ ПАМЯТИ	SSK	RR	08	КЛЮШ
УСТАНОВИТЬ МАСКУ ПРОГРАММЫ	SPM	RR	04	МПРОГ
УСТАНОВИТЬ МАСКУ СИСТЕМЫ	SSM	SI	80	МСИСТ

## 3. ПРЕДСТАВЛЕНИЕ ЧИСЕЛ

3.1. Число с фиксированной запятой. Числа с фиксированной запятой имеют формат фиксированной длины, в котором один разряд отводится под знак, а последующие разряды образуют поле целой части числа. Таким образом, только целые числа имеют представление в машине. Когда число находится в одном из общих регистров, его целая часть имеет 31 разряд, а само число занимает все 32 разряда регистра (рис. 2). Некоторые операции (умножение, деление, сдвиг) могут выполняться над 64-разрядными числами, целая часть которых имеет 63 разряда. Такие числа помещаются в два смежных общих регистра, а при адресации указывается общий регистр с четным адресом, который является левым регистром пары. В этом случае знаковый разряд регистра, имеющего нечетный адрес, используется в целой части числа (рис. 3).




Рис. 2. Число с фиксированной запятой длиной в слово




Рис. 3. Число с фиксированной запятой длиной в двойное слово




Рис. 4. Число с фиксированной запятой длиной в полуслово

Числа с фиксированной запятой, находящиеся в основной памяти, представляют собой 32-разрядные слова или 16-разрядные полуслова (рис. 4), поле целой части которых соответственно равно 31 или 15 разрядам. Данные различной длины должны помещаться в память в соответствии с границами, установленными для каждого случая, т.е. операнды, являющиеся обычными словами или полусловами, должны иметь адреса, в которых соответственно два или один младших разряда равны нулю.

Когда операнд длиной в полуслово выбирается из основной памяти, он превращается в операнд длиной в слово и участвует в операции как операнд длиной в слово.

Положительные числа представляются в прямом коде со знаковым разрядом, равным нулю. Отрицательные числа представляются в дополнительном коде со знаковым разрядом, равным единице. Дополнительный код числа получается инвертированием каждого разряда числа с последующим прибавлением единицы к младшему разряду. Такой способ представления чисел позволяет рассматривать любое число как младшие разряды неопределенного длинного числа. Когда число положительно, все разряды левее старшего значащего разряда числа, в том числе и знаковый разряд, равны нулю. Когда число отрицательно, все эти разряды, включая знаковый разряд, равны единице. Поэтому, при необходимости увеличить длину операнда в сторону старших разрядов, увеличение достигается расширением поля целой части числа в сторону старших разрядов и присвоением каждому новому разряду значения, равного знаковому разряду исходного числа.

При представлении чисел в дополнительном коде отсутствует отрицательный нуль. Наибольшее положительное число состоит из целой части, все разряды которой равны единице, и знакового разряда, равного нулю. Например, наибольшее положительное 16-разрядное число равно  $2^{15} - 1 = 32767$  (десятичное) и имеет вид:

0111111111111111

Наибольшее отрицательное число состоит из целой части, все разряды которой равны нулю, и знакового разряда, равного единице. Например, наибольшее отрицательное 16-разрядное число равно  $-2^{15} = -32768$  (десятичное) и имеет вид:

1000000000000000

Можно считать, что отрицательное число представляет собой сумму целой части этого числа, рассматриваемой как положительное число, и наибольшего отрицательного числа. Поэтому, если при сдвиге вправо отрицательных чисел результат округляется, округление производится в сторону  $-\infty$ , а не в сторону нуля.

Дополнение наибольшего отрицательного числа не может быть представлено. Поэтому, когда в результате некоторой операции в процессоре должно получиться дополнение наибольшего отрицательного числа, число остается без изменения и формируется сигнал переполнения в операции с фиксированной запятой.

3.2. Десятичное число. Только целые десятичные числа имеют представление в машине. Числа представляются в прямом коде со знаком плюс или минус и выравнены по правым концам соответствующих полей. Цифры 0-9 имеют двоичные коды 0000-1001. Коды 1010-1111 используются только как коды знака, причем коды 1010, 1100, 1110 и 1111 рассматриваются как плюс, а коды 1011 и 1101 – как минус. Коды 0000-1001 недопустимы в качестве кодов знака.

Десятичные числа могут быть как в упакованном формате (рис. 5), так и в формате с зоной (рис. 6).

В упакованном формате две десятичные цифры расположены рядом в одном байте. Исключение составляет самый правый байт, в котором справа от цифры помещен знак.

Цифра	Цифра				Цифра	Цифра	Цифра	Знак
-------	-------	--	--	--	-------	-------	-------	------

Рис. 5. Упакованное десятичное число

В формате с зоной младшие четыре разряда байта, числовые разряды, заняты десятичной цифрой. Старшие четыре разряда называются зоной; исключение составляет самый правый байт поля, в котором место зоны занято знаком.

Зона	Цифра			Зона	Цифра	Знак	Цифра
------	-------	--	--	------	-------	------	-------

Рис. 6. Десятичное число в формате с зоной

Коды знака и зоны, получаемые в результате операции, различаются для двоичного кода (ДКОИ) и восьми-битного кода для обмена информацией (КОИ-8). Выбор одного из двух кодов определяется разрядом I2 ССП (см. раздел 5). Если в разряде I2 – нуль, вырабатываются коды, соответствующие ДКОИ: плюс – II00, минус – II0I и зона – IIII. Если в разряде I2 – единица, вырабатываются коды, соответствующие КОИ-8, а именно: плюс – IOIO, минус – IOII и зона – OIOI.

Десятичные числа располагаются в основной памяти и адресуются адресом самого левого байта поля, которое они занимают. Длина поля может быть от одного до I6 восьмиразрядных байтов. Операнды одной команды могут иметь разную длину.

3.3. Число с плавающей запятой. Данные в операциях с плавающей запятой имеют формат фиксированной длины, который может быть или коротким, длиной в полное слово (рис. 7), или длинным, длиной в двойное слово (рис. 8).

Знак	Характеристика			Мантисса	
0	I	7	8	31	

Рис. 7. Короткое число с плавающей запятой

Знак	Характеристика			Мантисса		63
0	I	7	8			

Рис. 8. Длинное число с плавающей запятой

Нулевой разряд в любом формате является знаковым. Следующие семь разрядов заняты характеристикой. Мантисса выражается шестнадцатиричными цифрами. В поле мантиссы может находиться либо шесть, либо четырнадцать шестнадцатиричных цифр.

Считается, что запятая в мантиссе сдвинута влево от старшей цифры на 64 разряда. Для получения соответствующей величины числа с плавающей запятой мантисса умножается на число I6 в степени, равной порядку. Порядок для обоих форматов указывается с помощью характеристики, которая находится в разрядах с первого по седьмой и изменяется от 0 до I27, что соответствует изменению порядка от -64 до +63.

Как для положительных, так и для отрицательных величин мантисса выражается в прямом коде. Различие в знаке отражается на значении знакового разряда. Нулевое состояние знакового разряда соответствует положительным числам, единичное состояние – отрицательным.

Число с нулевой характеристикой, нулевой мантиссой и положительным знаком называется истинным нулем.

Нормализованное число с плавающей запятой имеет отличную от нуля старшую шестнадцатиричную цифру мантиссы. Три старших двоичных разряда нормализованного числа могут быть нулями.

Диапазон абсолютных величин (M) представляемых нормализованных чисел с плавающей запятой составляет:

для коротких чисел

$$I6^{-65} \leq M \leq (I-I6^{-6}) I6^{63};$$

для длинных чисел

$$I6^{-65} \leq M \leq (I-I6^{-14}) I6^{63},$$

или приблизительно  $2,4 \cdot 10^{-78} \leq M \leq 7,2 \cdot 10^{75}$  для обоих случаев.

Число с плавающей запятой может находиться или в регистре плавающей запятой, или в основной памяти. Короткое число с плавающей запятой занимает старшие 32 разряда регистра. Если числа располагаются в памяти, то они должны быть расположены в целочисленных границах для слов или двойных слов.

#### 4. ЛОГИЧЕСКАЯ ИНФОРМАЦИЯ

4.1. Логическая информация находится в общих регистрах, в основной памяти или берется из команды. Это может быть обычное слово, двойное слово, поле переменной длины или один символ. Во всех командах, кроме команд УПАКОВАТЬ и РАСПАКОВАТЬ, оба операнда, участвующие в операции, имеют одну и ту же длину, у них нет никакой внутренней структуры и допустимы все комбинации разрядов.




Рис. 9. Логическая информация фиксированной длины

4.2. В общих регистрах данные обычно занимают все 32 разряда (рис. 9). Все разряды, в том числе знаковый, обрабатываются одинаково. В некоторых операциях участвуют только младшие восемь разрядов регистра, а остальные 24 разряда не меняются. В некоторых операциях сдвига участвуют 64 разряда, входящие в состав пары регистров, четного и нечетного. Команда ЗАГРУЗКА АДРЕСА помещает 24-разрядный адрес в общий регистр. Старшие восемь разрядов регистра устанавливаются в нуль.

4.3. В операциях "память-регистр" данные в памяти занимают 32-разрядное слово или восьмиразрядный байт. Слово должно располагаться в памяти, начиная с границы слова, т.е. в двух младших разрядах адреса слова должны быть нули.

Операции, перемещающие данные непосредственно из команд в память, работают с одним байтом. Только один байт берется из команды и только один байт в памяти участвует в операции.

4.4. Большая часть логической информации состоит из кодов графических символов. Эта информация имеет формат переменной длины и может состоять максимально из 256 байтов (рис. 10).




Рис. 10. Логическая информация переменной длины

Данные переменной длины могут начинаться с любого байта и адресуются самым левым байтом. Поля операндов могут перекрываться. Любое перекрытие полей является допустимым.

#### 5. ИНФОРМАЦИЯ О СОСТОЯНИИ СИСТЕМЫ

5.1. Информация о состоянии системы содержится в слове состояния программы (ССП). Формат ССП изображен на рис. II.





Рис. II. Формат ССП

Отдельные поля ССП имеют следующее значение.

5.1.1. Маска системы. Разряды 0–7 ССП связаны с каналами ввода–вывода и внешними сигналами. Назначение каждого разряда указано в табл. 3. Когда разряд маски равен единице, соответствующий объект может вызвать прерывание работы вычислительного устройства (ВЧУ). Если разряд маски равен нулю, соответствующий объект не может прервать работу ВЧУ; прерывания при этом хранятся в ожидании обработки.

Таблица 3

Разряд маски системы	Источник прерывания
0	Мультиплексный канал
1	Селекторный канал 1
2	Селекторный канал 2
3	Селекторный канал 3
4	Селекторный канал 4
5	Селекторный канал 5
6	Селекторный канал 6
7	Таймер
7	Кнопка ПРЕРЫВАНИЕ на пульте управления
7	Внешний сигнал

5.1.2. Ключ защиты. Разряды 8–II ССП являются ключом защиты для ВЧУ. При обращении к памяти этот ключ сравнивается с ключом памяти. Если средства защиты не установлены в данной машине, то разряды 8–II при загрузке должны быть нулевыми.

5.1.3. КОИ-8. Если I2-й разряд ССП равен единице, десятичный результат выдается в восьмивосьмичном коде (КОИ-8). Если I2-й разряд ССП равен нулю, используется двоичный код для обмена информацией (ДКОИ).

5.1.4. Маска сбоя машины. Если I3-й разряд ССП равен единице, то при обнаружении ошибки схемами контроля машины происходит прерывание, выдается внешний сигнал о сбое и производятся диагностические процедуры. Если I3-й разряд равен нулю, ВЧУ замаскирован для прерываний по машинному сбою. В этом случае никаких сигналов, связанных со сбоем, не выдается, а диагностические процедуры не выполняются. Само прерывание теряется.

5.1.5. Состояние "ожидание". Если I4-й разряд ССП равен единице, ВЧУ находится в состоянии "ожидание". Если I4-й разряд ССП равен нулю, ВЧУ находится в состоянии "счет". Если ВЧУ находится в состоянии "ожидание", команды не выполняются и соответствующие обращения к памяти отсутствуют. Если ВЧУ находится в состоянии "счет", происходит нормальная выборка и выполнение команд.

5.1.6. Состояние "задача". Если I5-й разряд ССП равен единице, ВЧУ находится в состоянии "задача". Если I5-й разряд ССП равен нулю, ВЧУ находится в состоянии "супервизор".

В состоянии "задача" все команды управления каналами, средств защиты памяти и прямого управления, а также команды ЗАГРУЗКА ССП, УСТАНОВИТЬ МАСКУ СИСТЕМЫ, ДИАГНОСТИКА являются недопустимыми. Эти команды называются привилегированными. Привилегированная команда, встретившаяся в состоянии "задача", является причиной прерывания программы. В состоянии "супервизор" допустимы все команды.

5.1.7. Код прерывания. Разряды ССП I6–31 определяют, что является причиной прерывания: ввод–вывод, программа, обращение к супервизору, внешний сигнал или сигнал сбоя машины.

5.1.8. Код длины команды КДК. Код в 32-м и 33-м разрядах ССП указывает, какое число полуслов занимает последняя выполнявшаяся команда при программном прерывании или прерывании при обращении к супервизору. Содержимое этих разрядов при прерываниях по вводу–выводу, внешних прерываниях или прерываниях по машинному сбою не определено. В табл. 4 приведены значения кода длины команды.

Таблица 4

Код длины	Разряды ССП-32-33	Разряды команды 0-1	Длина команды	Формат
0	00		Не доступна	
I	01	00	Одно полуслово	RR
2	10	01	Два полуслова	RX
2	10	10	Два полуслова	RS или SI
3	11	11	Три полуслова	SS

5.I.9. Код условия КУ. В разрядах 34 и 35 ССП находится код условия (признак результата).

5.I.10. Маска программы. Разряды 36-39 ССП – это четырехразрядная маска программных прерываний. Каждый разряд, как это видно из приведенной ниже табл. 5, связан с одним из особых случаев, возникающих при выполнении программы. Если некоторый разряд маски равен единице, то соответствующий особый случай вызывает прерывание. Если разряд маски равен нулю, то прерывание не происходит. Разряд значимости в маске, кроме того, определяет, как завершается выполнение сложения и вычитания с плавающей запятой.

Таблица 5

Разряд маски программы	Особый случай в программе
36	Переполнение в операции с фиксированной запятой
37	Переполнение в десятичной операции
38	Изменение порядка
39	Потеря значимости

5.I.II. Адрес команды. Разряды 40-63 ССП являются адресом команды. Этот адрес определяет крайний левый байт следующей команды.

## 6. СТРУКТУРА ОПИСАНИЙ МИКРОПРОГРАММ

6.I. Все микропрограммы именуются своими идентификаторами, т.е. условными мнемоническими обозначениями.

6.2. Каждое описание включает пункты под названиями:

- Команды
- Операнды
- Результаты
- Прерывания
- Алгоритм
- Диаграмма алгоритма
- Регистры и триггеры

Иключение составляют описания микропрограмм ВЫБОР и ПРНКО.

6.2.1. Команды. Пункт содержит перечень команд, реализуемых данной микропрограммой с указанием для каждой команды:

- мнемонического обозначения (мнем.);
- формата;
- шестнадцатиричного входного адреса микропрограммы для данной команды (вход);
- среднего времени выполнения (без учета времени выборки команды) в микросекундах.

В приводимых в этом пункте формулах приняты следующие обозначения:

- В – общее количество обработанных байтов первого операнда;
  - Н – количество значащих шестнадцатиричных цифр (исключая впередистоящие нули) в двоичном операнде;
  - Н – общее количество байтов первого операнда для тех инструкций, в которых оба операнда имеют одинаковую длину;
  - $N_1$  – общее количество байтов первого операнда;
  - $N_2$  – общее количество байтов второго операнда;
  - Д – количество значащих десятичных цифр;
- $N_{min}$  – наименьшее из  $N_1$  и  $N_2$ ;
- $N_{abc} = / N_1 - N_2 /$ ;  
S – число знаков в редактируемом поле;
- Z – общее число символов начала значимости и выбора цифры в шаблоне редактирования;
- R – общее число разделителей полей в шаблоне редактирования;
- OTM – число раз занесения адреса в регистр I;
- A – равно 0, если регистр I не изменяется;  
равно I, если в регистр I заносится адрес;
- U – количество регистров, загружаемых или записываемых в память.

6.2.2. Операнды. В пункте описаны исходные данные, которые должна обработать микропрограмма. По необходимости указывается структура исходных данных и имеющие место ограничения.

6.2.3. Результаты. Приводятся результаты выполнения микропрограммы.

6.2.4. Прерывания. Указываются прерывания, которые может вызвать данная микропрограмма. Причиной прерываний является наличие неправильных операндов или их спецификаций, а также появление особых результатов. При обнаружении причин прерывания микропрограммы, реализующие команды ЕС-1020, передают управление микропрограммам ВХПР и EXTIO по символическим адресам:

- ПНКО – операция;
- ППРО – привилегированная операция;
- ПНКИ – некорректность команды ВЫПОЛНИТЬ;
- ПНСП – спецификация;
- ПНДД – данные;
- ППФЗ – переполнение с фиксированной запятой;
- ПДФЗ – деление с фиксированной запятой;
- ПДПП – десятичное переполнение;
- ПДДН – десятичное деление;
- ПППП – переполнение порядка;
- ПИСП – исчезновение порядка;
- ПЛЗН – значимость;
- ПДПЗ – деление с плавающей запятой;
- ПВВВ – прерывания внешние и по вводу-выводу.

При нарушении защиты памяти и при неправильной адресации управление микропрограмме ВХПР передается аппаратурно.

6.2.5. Алгоритм. Излагается выбранный метод реализации операций, перечисленных в пункте "Команды".

6.2.6. Диаграмма алгоритма. Пункт содержит описание диаграммы алгоритма (диаграммы алгоритмов содержатся в документе Е13.055.001 Д1). В описании даются необходимые пояснения, касающиеся общей структуры алгоритма, отдельных его блоков, а также особенностей реализации микрокомандами указанных в блоках действий. Блоки именуются своими координатами.

6.2.7. Регистры и триггеры. Приводится перечень используемых микропрограммой регистров и триггеров ВЧУ с указанием их состояния после выборки команды (исходное состояние) и способа использования (назначение).

6.2.8. Для обозначения содержимого регистра или памяти соответствующий номер регистра или адрес памяти заключается в скобки  $\langle \text{И} \rangle$ . Например, запись

$$\langle B_I \rangle + D_I$$

означает сумму базового адреса, находящегося в регистре  $B_I$ , и смещения  $D_I$ ; запись

$$\langle\langle B_I \rangle + D_I \rangle$$

означает содержимое памяти по адресу, равному  $\langle B_I \rangle + D_I$ .

Запись состояния регистра ВЧУ в виде

$$R_2 \text{ 0010}$$

означает, что старший полубайт регистра совпадает с полем  $R_2$  команды, а младший полубайт равен  $0010_{(2)}$ . Запись вида

$$\langle R_2 \text{ 0010} \rangle$$

означает содержимое локальной памяти (ЛП) по адресу, равному  $R_2 \text{ 0010}$ .

## 7. ВЫБОРКА КОМАНД

### 7.1. Микропрограмма ВЫБОР.

Назначение. Выборка команд из основной памяти и передача управления микропрограммам, реализующим эти команды.

Результат. На регистрах процессора размещаются код операции, абсолютные адреса операндов, а в некоторых случаях и отдельные байты операндов. Состояние регистров и триггеров процессора после выборки команды представлено в табл. 6.

Как видно из таблицы, для всех команд, кроме команд формата RX и классов SS2, SS4, код операции находится в регистре Д. Для всех команд, кроме команд классов RS3 ( $s13$ ), RS4 ( $s14$ ), SS1 и SS3 с некорректным кодом операции, второй байт первого полуслова команды находится в регистре Л, а в регистре ГРИ формируется абсолютный адрес, компоненты которого указаны во втором полуслове команды (для команды ЗАГРУЗКА АДРЕСА вместо регистра Г используется регистр Д, так как загружаемый адрес может быть длиной в три байта). Для команд формата RR (кроме RRI) в регистре И формируется адрес локальной памяти, по которому находятся байты общего регистра с номером  $R_2$ . Для этих же команд и команд формата RX в регистре У формируется адрес локальной памяти, по которому находятся байты общего регистра с номером  $R_1$ . Абсолютный адрес, компоненты которого указаны в третьем полуслове команд классов SS2 и SS4, формируется в регистре ПТУ. Для команд десятичной арифметики в регистрах ГРИ и ПТУ формируется адрес младших байтов операндов.

Для команд формата RR (кроме RRI) и формата RX (кроме RXI) в регистры Н и З читаются байты, находящиеся в памяти по адресу, сформированному в регистре ГРИ. Байт, прочитанный в регистре Н, затем пересыпается в регистр Т.

Для команд с плавающей запятой триггер ЕС4 устанавливается в нуль, если операнды короткие, и в единицу, если операнды длинные. Состояния триггеров ЕС в остальных случаях приведены лишь для сведения.

Значение счетчика адреса команд (СЧАК), находящегося в регистре МФЕ, увеличивается на длину выбранной команды, а в локальную память, в буфер команды, заносится первое полуслово выбранной команды, если обращение к микрокоманде ВЫБОР произошло не из микропрограммы ИСИСЧ, реализующей команду ВЫПОЛНИТЬ. В противном случае в регистре МФЕ находится продвинутый адрес команды ВЫПОЛНИТЬ, а в буфере команды – первое полуслово этой команды.

В соответствии с кодом операции происходит передача управления в фиксированные ячейки первого модуля постоянной памяти.

Шестнадцатиричный абсолютный адрес передачи управления определяется формулами вида:

$$B+2 \cdot \{K0\},$$

где  $\{K0\}$  – шестнадцатиричное значение младшей тетрады кода операции;  
 $B$  – базовый шестнадцатиричный адрес.

Например, после выборки команды СЛОЖЕНИЕ ДЕСЯТИЧНОЕ (код операции равен FA) управление будет передано по адресу

$$I8I+2 \cdot A = I8I + I4 = I95$$

Прерывания. Спецификация:

- а) адрес команды, находящийся в регистре МФЕ, нечетный;
- б) номера общих регистров, указанные в полях  $R_1$  и  $R_2$ , команд с плавающей запятой не равны 0,2,4,6 или адрес  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  не кратен 8 для длинных операндов (4 – для коротких операндов);
- в) в командах класса RX2 адрес  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  не кратен 4.

Значение СЧАК равно продвинутому адресу команды. В буфере команды – первое полуслово команды.

Операция: выбраны команды классов RS3 (SI3), RS4 (SI4), SSI или SS3.

Значение СЧАК равно продвинутому адресу команды. В буфере команды – первое полуслово команды.

Таблица 6

Формат		Регистры								Триггеры		Адрес микроЭПУ		Время выборки, мксек	
КО (разряды U-3)	Класс операции	Г	Р	И	II	III	IV	У	Д	Л	Н	3	2	1	0
0000	RRI	Переходы и переключение состояния							KO	R <sub>I</sub> P <sub>2</sub>		0	0	0	I40+2 {KO}
0001	RR2	С фиксиро-ваний за- пятой (для полных слов) и логические операции	R <sub>2</sub> JO10	<R <sub>2</sub> 0010>	R <sub>I</sub> 0010	KO	R <sub>I</sub> R <sub>2</sub>	<R <sub>2</sub> 0010>	<R <sub>2</sub> 0011>		0	0	0	0	I00+2 {KO}
0010	RR3	С плаваю-щим запя-той (длинные операнды)	R <sub>2</sub> I000	<R <sub>2</sub> I000>	R <sub>I</sub> I000	KO	R <sub>I</sub> R <sub>2</sub>	<R <sub>2</sub> I000>	<R <sub>2</sub> I001>		I	0	1	0	I01+2 {KO}
0011	RR4	С плаваю-щим запя-той (корот-кие операнды)	R <sub>2</sub> I000	<R <sub>2</sub> I000>	R <sub>I</sub> I000	KO	R <sub>I</sub> R <sub>2</sub>	<R <sub>2</sub> I000>	<R <sub>2</sub> I001>		I	0	0	0	I01+2 {KO}
0100	RXI	С фиксиро-ваний за- пятой (для полуслов) и переходы	<X <sub>2</sub> >+<B <sub>2</sub> >+D <sub>2</sub>	R <sub>I</sub> 0010	KO	R <sub>I</sub> X <sub>2</sub>					0	0	0	0	I20+2 {KO}
0101	RX2	С фиксиро-ваний за- пятой (для полных слов) и логические операции	<X <sub>2</sub> >+<B <sub>2</sub> >+D <sub>2</sub>	<<X <sub>2</sub> >+<B <sub>2</sub> >+D <sub>2</sub> >>	R <sub>I</sub> 0010	KO	R <sub>I</sub> X <sub>2</sub>	<<X <sub>2</sub> >+<B <sub>2</sub> >+D <sub>2</sub> >>+<X <sub>2</sub> >+<B <sub>2</sub> >+D <sub>2</sub> +I>	0	0	I	0	0	I21+2 {KO}	
0110	RX3	С плавающими запятой (длинные операнды)			R <sub>I</sub> I000	KO	R <sub>I</sub> X <sub>2</sub>	<<X <sub>2</sub> >+<B <sub>2</sub> >+D <sub>2</sub> >>	<<X <sub>2</sub> >+<B <sub>2</sub> >+D <sub>2</sub> +I>		0	0	I	I	I41+2 {KO}
0111	RX4	С плавающими запятой (короткие операнды)			R <sub>I</sub> I000	KO	R <sub>I</sub> X <sub>2</sub>	<<X <sub>2</sub> >+<B <sub>2</sub> >+D <sub>2</sub> >>	<<X <sub>2</sub> >+<B <sub>2</sub> >+D <sub>2</sub> +I>		0	0	I	I	I41+2 {KO}

Продолжение

Формат		Регистры								Примитры		Адресс		
KO (раз- ряды 0-3)	Класс операции	Г	Р	И	П	Т	У	Д	Л	Н	3	2	1	0
I000 SI1	RSI Переходы, переключе- ние состо- яния и операции сврига							KO	R <sub>1</sub> R <sub>3</sub> L <sub>2</sub>					
I001 SI2	RS2 С фиксиро- ванной за- датой, ло- гические операции и ввод/вывод							KO	R <sub>1</sub> R <sub>3</sub> L <sub>2</sub>					
I010 SI3	RS3 Операции отсутствуют							KO		R <sub>1</sub> R <sub>3</sub> L <sub>2</sub>				
I011 SI4	RS4 Операции отсутствуют							KO		R <sub>1</sub> R <sub>3</sub> L <sub>2</sub>				
I100 SSI	SS1 Операции отсутствуют							KO		L				
I101 SS2	SS2 Логические операции	$\langle B_1 \rangle + D_1$		$\langle B_2 \rangle + D_2$			L				0	0	0	1
I110 SS3	SS3 Операции отсутствуют							KO		L	0	1	1	0
I111 SS4	SS4 Десятичные арифметики	$\langle B_1 \rangle + D_1 + L_1$		$\langle B_2 \rangle + D_2 + L_2$			L <sub>1</sub> L <sub>2</sub>				0	0	1	1

Примечания. 1. KO - код операции.

2. {KO} - значение младшей тетрады KO (разряды 4-7).

3. Для команд ЗАГРУЗКА АДРЕСА (класс RX1) вместо регистра Г используется регистр Д.

4. Время выборки указано с учетом базирования, время индексирования равно 3 мксек.

Внешние и вводо-выводные прерывания: перед выборкой команды обнаружен (триггер ТВВВ установлен в единицу) хотя бы один из следующих запросов:

- а) на вводо-выводное прерывание;
- б) на внешнее прерывание;
- в) на обновление таймера;

или нажата кнопка ОСТАНОВ на пульте управления.

Выборка команды не начинается. Значение СЧАК не меняется. Запрос сохраняется.

Адресация.

Защита памяти по чтению.

Алгоритм. Обращение к микропрограмме ВЫБОР возможно аппаратурное или из микропрограммы. Из основной памяти читаются старшие байты команды. Анализируется наличие причин внешних и вводо-выводных прерываний. Адрес команды анализируется на правильность спецификации. Если причина прерывания есть, то происходит прерывание. Если нет, то происходит запись старших байтов команды в локальную память, в буфер команды, и дальнейшая выборка команды продолжается в зависимости от формата выбранной команды.

Для команд всех форматов происходит формирование результатов выборки в соответствии с табл. 6 и передача управления в соответствии с кодом операции. Дополнительно для команд классов RR3, RR4, RX3 и RX4 производится проверка на правильность спецификации номеров регистров плавающей запятой, а для команд классов RX2, RX3 и RX4 на правильность спецификации проверяется и адрес второго операнда.

Диаграмма алгоритма. Существуют десять входов в микропрограмму ВЫБОР. По адресу 000 (блок I8A0) обращаются все микропрограммы, за исключением ИСИСЧ, реализующей команду ВЫПОЛНИТЬ. Микропрограмма ИСИСЧ обращается к микропрограмме ВЫБОР по одному из девяти (в зависимости от формата и класса подчиненной команды) адресов: IA9 (блок I8A1), OA4 (блок I8C2), OA3 (блок I8C3), OA6, OA7, OE7 (блок I9C0), ОСС (блок 20B1), IBA или IBE (блок 20E1).

Переход по классам (блок I8E1) реализован функциональным переходом по старшей тетраде кода операции. Некоторые ветви (классы) объединяются. При объединении ветвей, соответствующих формату RX (блок I9A0), информация о классе сохраняется на триггерах ЕС4 и ЕС5:

ЕС4	ЕС5	Класс
0	0	RX1
I	0	RX2
I	I	RX3
0	I	RX4

Эти же триггеры хранят информацию о формате и классе при объединении ветвей, соответствующих форматам RS (SI) и SS (блоки 20B0, 20C0, 20D0):

ЕС4	ЕС5	Формат (класс)
0	0	RS1 (SI1)
I	0	RS2 (SI2)
0	I	SS2
I	I	SS4

На триггерах ЕС2 и ЕС4 запоминается RR2, RR3 и RR4 (блоки I8B2, I8D2):

ЕС2	ЕС4	Класс
0	0	RR2
I	I	RR3
I	0	RR4

Установкой ПКФ (блок I9B0) запоминается, что вырабатывается команда ЗАГРУЗКА АДРЕСА.

В блоке I8D1 происходит сброс триггера BC2. Микропрограмма ИСИСЧ, обращаясь к микропрограмме ВЫБОР по одному из входов OA6, OA7, OE7 (блок I9B0), OSC (блок 20B1), IBA или IBE (блок 20D1), устанавливает триггер BC2 в единицу. Таким образом, нулевое состояние этого триггера (при выборке команд всех форматов, кроме RR) говорит о том, что обращение к микропрограмме ВЫБОР произошло по входу 000 (блок I8A0).

В форматах RX, SS код операции, который необходим для выхода из микропрограммы, читается из буфера команды или, в случае входа из ИСИСЧ для продолжения выборки команд формата RX, из рабочей области МП (06-07). Микропрограмма ИСИСЧ при обращении к ВЫБОР для продолжения выборки команд формата RX записывает код подчиненной команды в рабочую область МП, а для команд формата SS в буфер команды. В последнем случае микропрограмма ВЫБОР сама записывает в буфер код операции команды ВЫПОЛНИТЬ (блок 20B6).

Выход по младшей тетраде кода операции происходит с учетом состояния триггеров BC2 (блок I8B4) и BC4 (блоки I9B6, 20A5, 20B7 и 20B8).

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
<u>M</u> <u>Φ</u> E	Текущий адрес команды	Формирование адреса следующей команды (СЧАК)
<u>G</u> <u>P</u> I	-	Формирование адресов операндов в соответствии с табл. 6
<u>П</u> T	-	В соответствии с табл. 6 Рабочий регистр в блоках I8B4, I9B1, I9C1, 20C1; в остальных случаях в соответствии с табл. 6
У	-	Рабочий регистр в блоках I9B2, I9C2, 20D1, 20D4; в остальных случаях в соответствии с табл. 6
Д	-	Рабочий регистр в блоке 20C4; в остальных случаях в соответствии с табл. 6
Л	-	Рабочий регистр в блоке I8C5; в остальных случаях в соответствии с табл. 6
BC2	"1", если вошли в МП ВЫБОР из МП ИСИСЧ; в остальных случаях непредсказуемо	В формате RR для отличия RR2 от RR3 и RR4; в остальных форматах как указатель выборки подчиненной команды
BC3	-	Устанавливается в соответствии с табл. 6
BC4	-	В блоках I9E1, 20A5, 20C5, 20B7, 20C8 для различия форматов и классов (см. табл. 6)
BC5	-	В блоках I9E1, 20C2, 20C5 для различия форматов и классов (см. табл. 6)
TBK	0	Индикатор выборки команды
TAK	0	Индикатор того, что СЧАК находится в локальной памяти
ПКФ	-	Индикатор команды ЗАГРУЗКА АДРЕСА

Регистры и триггеры	Исходное состояние	Назначение
ЛП 98-99	Код (первое полуслово) предыдущей команды	Хранение кода (первого полуслова) текущей команды. Буфер инструкции
ЛП 8D, 8E, 8F	Продвижутый адрес команды ВЫПОЛНИТЬ, если обращение происходит из микропрограммы ИСИСЧ	Используется для восстановления в МФЕ продвижутого адреса команды ВЫПОЛНИТЬ
ЛП 06, 07	-	Хранение кода операции в случае выборки подчиненной команды формата RX

7.2. Микропрограмма ПРНКО. Существуют такие коды операций, которые не соответствуют никакой операции или же указанной операции в данной модели нет. Если выбрана команда с некорректным кодом операции, то происходит передача управления микропрограмме ВХШР по символическому адресу ПНКО.

При некорректности старшей тетрады кода операции переход к микропрограмме ВХШР реализован в микропрограмме ВЫБОР. Для всех остальных некорректных кодов операций переход к микропрограмме ВХШР реализован в микропрограмме ПРНКО. Ниже перечислены некорректные коды операций, обслуживаемые микропрограммой ПРНКО, с указанием для каждого из них в скобках шестнадцатиричного входного адреса микропрограммы:

00(I40), 01(I42), 02(I44), 03(I46), 0B(I56), 0C(I58), 0D(I5A), 0E(I5C), 0E(I5E), 25(I0B), 26(I0D), 27(I0F), 35(I0B), 36(I0D), 37(I0F), 4D(I3A), 5I(I23), 52(I25), 53(I27), 6I(I43), 62(I45), 63(I47), 64(I49), 65(I4B), 66(I4D), 67(I4F), 7I(I43), 72(I45), 73(I47), 74(I49), 75(I4B), 76(I4D), 77(I4F), 8I(I62), 83(I66), 84(I68), 85(I6A), 99(I73), 9A(I75), 9B(I77), D0(I80), D8(I90), D9(I92), DA(I94), DB(I96), F4(I89), F5(I8B), F6(I8D), F7(I8F), FE(I9D), FF(I9F), F0(I8I).

## 8. СТАНДАРТНАЯ СИСТЕМА КОМАНД. АРИФМЕТИЧЕСКИЕ ОПЕРАЦИИ

### 8.1. Микропрограмма ARSR

#### Команды

Название	Мнем.	Формат				Вход	Время
			сайт 1	сайт 2			
СЛОЖЕНИЕ	AR	RR	IA	R <sub>1</sub>	R <sub>2</sub>	II4	I2
СЛОЖЕНИЕ КОДОВ	ALR	RR	IE	R <sub>1</sub>	R <sub>2</sub>	IIC	I3
ЧИТАНИЕ	SR	RR	IB	R <sub>1</sub>	R <sub>2</sub>	II6	I2
ЧИТАНИЕ КОДОВ	SLR	RR	IF	R <sub>1</sub>	R <sub>2</sub>	IIE	I4

Операнды. Два числа с фиксированной запятой длиной в слово, расположенные в общих регистрах с номерами  $R_1$  и  $R_2$ . Для команд  $SR$ ,  $SLR$  операнд в общем регистре  $R_1$  - уменьшаемое; операнд в общем регистре  $R_2$  - вычитаемое.

Результат. 32-разрядная алгебраическая сумма (разность) в форме числа с фиксированной запятой, расположенная в общем регистре с номером  $R_1$ .

Установка признака результата для команд  $AR$ ,  $SR$ :

- 0 - сумма (разность) равна нулю;
- 1 - сумма (разность) меньше нуля;
- 2 - сумма (разность) больше нуля;
- 3 - переполнение.

Установка признака результата для команд  $ALR$ ,  $SLR$ :

- 0 - сумма равна нулю (перенос отсутствует, т.к. при нулевой разности всегда имеет место перенос из знакового разряда);
- 1 - сумма (разность) не равна нулю (перенос отсутствует);
- 2 - сумма (разность) равна нулю (есть перенос);
- 3 - сумма (разность) не равна нулю (есть перенос).

Прерывания. Перевыполнение с фиксированной запятой: есть перенос только в знаковый разряд или только из знакового разряда. При переполнении знак результата противоположен истинному знаку суммы или разности. Прерывание происходит только в командах СЛОЖИТЬ и ВЫЧЕСТЬ. В командах СЛОЖИТЬ ЛОГИЧЕСКИ и ВЫЧЕСТЬ ЛОГИЧЕСКИ переполнение игнорируется.

Алгоритм. Второй операнд складывается с первым операндом (вычитается из первого), а сумма (разность) помещается на место первого операнда. В сложении (вычитании) участвуют все 32 разряда каждого операнда. Если переносы из знакового разряда и старшего разряда числа одновременно либо отсутствуют, либо присутствуют, это говорит о том, что сложение выполнено нормально.

Наличие переноса только из одного из указанных разрядов характеризует переполнение. При переполнении полученный знаковый разряд остается без изменения.

Пример (для простоты взят один байт).

0III IIII	Первый операнд
0I00 0000	Второй операнд
0III IIII	
+0I00 0000	
10II IIII	Сложение, сложение логическое
10II IIII	Результат. Имеет место переполнение
	Признак результата:
3	сложения;
I	сложения логического

Диаграмма алгоритма. Для логического вычитания после установки признака результата с помощью КУ 2 (блок 22Д3) разряды 6-7 регистра БС складываются по модулю 2 с кодом 10 для верной установки признака результата.

Настройка подпрограммы (блоки 22А1, 22С1) состоит в занесении косвенной функции "+" или "-". Для операций СЛОЖЕНИЕ и ВЫЧИТАНИЕ одновременно с анализом переполнения (блок 22С4) устанавливается признак результата с помощью КУ1.

## Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
И У Д Л БС 2	$R_20010$ $R_I0010$ Код операции $R_I R_2$ 0	Хранит текущий адрес второго операнда Хранит текущий адрес первого операнда Хранит четный байт второго операнда Хранит нечетный байт второго операнда Индикатор команды: I - ВЫЧИТАНИЕ КОДОВ; 0 - СЛОЖЕНИЕ КОДОВ
БС 4	0	Индикатор конца операции: I - конец операции
БС 5	0	Индикатор логической команды: I - команда ВЫЧИТАНИЕ КОДОВ, СЛОЖЕНИЕ КОДОВ; 0 - команда ВЫЧИТАНИЕ, СЛОЖЕНИЕ
Н З	$\langle R_20010 \rangle$ $\langle R_20011 \rangle$	Информационный регистр Информационный регистр

## 8.2. Микропрограмма ASRX

### Команды

Название	Мнем.	Формат						Вход	Время	
			байт 1	байт 2		байт 3	байт 4			
СЛОЖЕНИЕ	A	RX	5A	$R_I$	$X_2$		$B_2$	$D_2$	I35	I5
СЛОЖЕНИЕ КОДОВ	AL	RX	5E	$R_I$	$X_2$		$B_2$	$D_2$	I31	I6
ВЫЧИТАНИЕ	S	RX	5B	$R_I$	$X_2$		$B_2$	$D_2$	I37	I5
ВЫЧИТАНИЕ КОДОВ	SL	RX	5F	$R_I$	$X_2$		$B_2$	$D_2$	I3F	I7

Операнды. Первое слагаемое (уменьшаемое) – число с фиксированной запятой длиной в слово, расположенное в общем регистре с номером  $R_I$ . Второе слагаемое (вычитаемое) – число с фиксированной запятой длиной в слово, расположенное в оперативной памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ .

Результат. 32-разрядная алгебраическая сумма (разность) в форме числа с фиксированной запятой, расположенная в регистре с номером  $R_I$ .

Установка признака результата для команд A, S :

- 0 – сумма (разность) равна нулю;
- 1 – сумма (разность) меньше нуля;
- 2 – сумма (разность) больше нуля;
- 3 – переполнение.

Установка признака результата для команд AL, SL :

- 0 - сумма равна нулю (перенос отсутствует), при нулевой разности всегда имеет место перенос из знакового разряда;
- I - сумма (разность) не равна нулю (перенос отсутствует);
- 2 - сумма (разность) равна нулю (есть перенос);
- 3 - сумма (разность) не равна нулю (есть перенос).

Прерывания. Переполнение с фиксированной запятой: есть перенос только в знаковый разряд или только из знакового разряда. При переполнении знак результата противоположен истинному знаку суммы или разности. Прерывание происходит только в командах СЛОЖЕНИЕ и ВЫЧИТАНИЕ. В командах СЛОЖЕНИЕ КОДОВ, ВЫЧИТАНИЕ КОДОВ переполнение игнорируется.

Спецификация: если адрес второго операнда не кратен 4, то произойдет прерывание по спецификации (реализовано в микропрограмме ВЫБОР). Адресация. Защита по чтению.

Алгоритм. Второй операнд складывается с первым (вычитается из первого), и сумма (разность) помещается на место первого операнда. В сложении (вычитании) участвуют все 32 разряда каждого операнда. Если переносы из знакового разряда и старшего разряда числа одновременно либо отсутствуют, либо присутствуют, это говорит о том, что сложение выполнено нормально. Наличие переноса только из одного из указанных разрядов характеризует переполнение. При переполнении полученный знаковый разряд остается без изменения.

Пример (для простоты числа взяты длиной в один байт).

0III IIII	Первый операнд
0IOO 0000	Второй операнд
+0III IIII	
<u>0IOO 0000</u>	
IOII IIII	Сложение, сложение кодов
IOII IIII	Результат. Имеет место переполнение
	Признак результата:
3	сложения;
I	сложения кодов

Диаграмма алгоритма. Для команды ВЫЧИТАНИЕ КОДОВ после установки признака результата с помощью КУ2 (блок 22Д3) разряды 6-7 регистра БС складываются по модулю 2 с кодом 10 для верной установки признака результата.

Настройка подпрограммы (блоки 23А1, 23С1) состоит в занесении косвенной функции "+" для команд СЛОЖЕНИЕ и СЛОЖЕНИЕ КОДОВ и "-" для команд ВЫЧИТАНИЕ и ВЫЧИТАНИЕ КОДОВ. Для команд СЛОЖЕНИЕ и ВЫЧИТАНИЕ одновременно с анализом переполнения (блок 23С4) устанавливается признак результата с помощью КУ1.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит текущий адрес второго операнда
У	R <sub>1</sub> 0010	Хранит текущий адрес первого операнда
Д	Код операции	Хранит четный байт второго операнда
Л	R <sub>1</sub> X <sub>2</sub>	Хранит нечетный байт второго операнда
БС2	0	Индикатор команд: I - ВЫЧИТАНИЕ КОДОВ; 0 - СЛОЖЕНИЕ КОДОВ

Регистры и триггеры	Исходное состояние	Назначение
BC4	I	Индикатор конца операции: 0 - конец операции
BC5	0	Индикатор логической команды: I - команды ВЫЧИТАНИЕ КОДОВ, СЛОЖЕНИЕ КОДОВ; 0 - команды ВЫЧИТАНИЕ, СЛОЖЕНИЕ
H	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Информационный регистр
3	$\langle X_2 \rangle + \langle B_2 \rangle + D_2 + I$	Информационный регистр

### 8.3. Микропрограмма AHSH

#### Команды

Название	Мнем.	Формат						Вход	Время
			байт 1	байт 2		байт 3	байт 4		
СЛОЖЕНИЕ ПОЛУСЛОВА	AH	RX	4A	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I34	II
ВЫЧИТАНИЕ ПОЛУСЛОВА	SH	RX	4B	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I36	II

Операнды. Первое слагаемое (уменьшаемое) – число с фиксированной запятой длиной в слово, расположенное в общем регистре с номером R<sub>I</sub>. Второе слагаемое (вычитаемое) – число с фиксированной запятой длиной в полуслово, расположенное в оперативной памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ .

Результат. 32-разрядная алгебраическая сумма (разность) в форме числа с фиксированной запятой, расположенная в общем регистре с номером R<sub>I</sub>.

Признак результата:

- 0 – сумма (разность) равна нулю;
- 1 – сумма (разность) меньше нуля;
- 2 – сумма (разность) больше нуля;
- 3 – переполнение.

Прерывания. Спецификация: если адрес второго операнда не кратен 2, то произойдет прерывание по спецификации. Фиксированное переполнение: есть перенос в знаковый разряд или только из знакового разряда. При переполнении знак результата противоположен истинному знаку суммы или разности.

Адресация. Защита по чтению.

Алгоритм. Второй operand складывается с первым operandом (вычитается из первого), и сумма (разность) помещается на место первого operandса.

Перед сложением (вычитанием) длина второго operandса увеличивается до получения полного слова, при этом старшим 16 разрядам полученного слова присваивается значение знакового разряда. В сложении (вычитании) участвуют все 32 разряда каждого operandса. Если переносы из знакового разряда и старшего разряда числа одновременно либо отсутствуют, либо присутствуют, это говорит о том, что сложение (вычитание) выполнено нормально. Наличие переноса только из одного из указанных разрядов характеризует переполнение. При переполнении полученный знаковый разряд суммы (разности) не изменяется.

Диаграмма алгоритма. Настройка подпрограммы (блок 24В2) состоит в занесении косвенной функции "+" для команды СЛОЖЕНИЕ ПОЛУСЛОВА и "-" для команды ВЫЧИТАНИЕ ПОЛУСЛОВА.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит адрес полуслова
У	R <sub>I</sub> 0010	Хранит текущий адрес первого операнда
Д	Код операции	Хранит четный байт второго операнда
Л	R <sub>I</sub> X <sub>2</sub>	Хранит нечетный байт второго операнда
ЕС2	0	Индикатор конца операции: I - конец операции
ЕС3	0	Индикатор значения знакового разряда полуслова: 0 - разряд = 0; I - разряд = I

#### 8.4. Микропрограмма МRM

Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
УМНОЖЕНИЕ	MR	RR	IC	R <sub>I</sub>	R <sub>2</sub>		II8	330
УМНОЖЕНИЕ	M	RX	5C	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	I39	330
УМНОЖЕНИЕ ПОЛУСЛОВА	MN	RX	4C	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	I38	200

Операнды. Множимое – число с фиксированной запятой длиной в слово, расположенное в общем регистре с номером R<sub>I</sub>+I (команды MR и M), где R<sub>I</sub> – четно или с номером R<sub>I</sub> (команда MN).

Множитель – число с фиксированной запятой длиной в слово, расположенное в регистре R<sub>2</sub> (команда MR) или в основной памяти по адресу  $D_2 + \langle B_2 \rangle + \langle X_2 \rangle$  (команда M);

– число с фиксированной запятой длиной в полуслово, расположенное в основной памяти по адресу  $D_2 + \langle B_2 \rangle + \langle X_2 \rangle$  (команда MN).

Результат. Команды MR и M. 64-разрядное произведение в форме числа с фиксированной запятой, расположенное в паре общих регистров с номерами R<sub>I</sub> и R<sub>I</sub>+I.

Команда MN. 32 младших разряда произведения, расположенные в общем регистре R<sub>I</sub>. При нали- чии переполнения знаковый разряд может отличаться от истинного.

Знак произведения всегда определяется по алгебраическим правилам в зависимости от знаков сомножителей.

Признак результата всегда остается без изменения.

Прерывания. Спецификация: в командах M и MR номер R<sub>I</sub> не кратен 2, в команде MN адрес  $\langle B_2 \rangle + \langle X_2 \rangle + D_2$  не кратен 2, в команде M адрес  $\langle B_2 \rangle + \langle X_2 \rangle + D_2$  не кратен 4 (реализовано в микропрограмме ВЫБОР). Адресация (для команд M и MN). Защита памяти по чтению (для команд M и MN).

Алгоритм. Умножение начинается с анализа знака множимого. Если знак "-", то формируется двоичное дополнение множимого. Множимое (или его двоичное дополнение) затем увеличивается последовательно в 2,3,6 раз и полученные кратные запоминаются.

Далее последовательно анализируются шестнадцатиричные цифры множителя, начиная с младшей.

В приведенной ниже табл. 7 указаны действия, производимые для каждой цифры множителя в зависимости от предыдущей цифры. Для младшей цифры предыдущая цифра считается равной нулю.

Таблица составлена так, чтобы обеспечить минимальное количество сложений.

Таблица 7

Цифры множителя	Предыдущая цифра множителя > 8	Предыдущая цифра множителя < 8
0	+ IM	0
1	+ 2M	+ IM
2	+ 3M	+ 2M
3	+ 2M+2M	+ 3M
4	+ 3M+2M	+ 2M+2M
5	+ 6M	+ 3M+2M
6	+ IM+6M	+ 6M
7	+ 6M+2M	+ IM+6M
8	- (IM+6M)	- (6M+2M)
9	- 6M	- (IM+6M)
A	- (3M+2M)	- 6M
B	- (2M+2M)	- (3M+2M)
C	- 3M	- (2M+2M)
D	- 2M	- 3M
E	- IM	- 2M
F	0	- IM

Для цифр от 8 до F сложение заменяется вычитанием. Кратные, полученные из таблицы, затем складываются или вычитываются с переносом (сдвиг на четыре разряда) в соответствии с весом каждой цифры множителя.

При обработке самой старшей шестнадцатиричной цифры множителя ее знаковый разряд считается разрядом данных и цифра обрабатывается, как любая другая. При этом в случае отрицательного множителя и положительного множимого автоматически получается отрицательное произведение. По окончании выполнения циклов сложения анализируется знак множимого. Если множимое было отрицательным, берется двоичное дополнение полученного результата. Умножение заканчивается занесением произведения в заданную пару универсальных регистров. Если множимое - максимальное отрицательное число, то алгоритм умножения в этом случае другой. Шестнадцатиричные цифры множителя не анализируются и кратные 2M, 3M и 6M множимого не формируются. Формируется и дополняется только кратное IM множимого. В этом случае множитель умножается на  $2^{31}$ , что означает сдвиг множителя влево на 31 разряд. Микропрограмма выполняет это путем сдвига множителя на один разряд вправо и запоминанием результата в 32 старших разрядах поля произведения. Перенос от сдвига вправо идет в старший разряд 32 младших разрядов поля произведения. Затем результат двоично дополняется, чтобы получить истинное значение произведения. Для иллюстрации метода умножения приводятся примеры, в которых для простоты взят один байт (исключение составляет пример 5).

### Пример 1.

+ 7	0000	OIII	Mножимое
+ 33	0010	000I	Mножитель
IM	0000	OIII	
2M	0000	IIIO	
3M	000I	OIOI	Кратные множимого
6M	0010	OIOI	
	+ 0000	0000	Первая цифра множителя показывает, что
	<u>0000</u>	<u>OIII</u>	должно быть добавлено кратное +IM
	0000	OIII	
	0000	OIII	Вторая цифра множителя показывает, что
			должно быть добавлено кратное 2M с перено-
			сом (сдвиг на четыре разряда)
+ 0000	IIIO		
0000	IIIO	OIII	
+ 23I	0000	IIIO OIII	Произведение

### Пример 2.

+12	0000	II00	Mножимое
-15	IIII	000I	Mножитель
IM	0000	II00	
2M	000I	I000	
3M	0010	OI00	Кратные множимого
6M	0I00	I000	
	+ 0000	0000	Первая цифра множителя показывает, что
	<u>0000</u>	<u>II00</u>	должно быть добавлено кратное +IM
	0000	II00	
-	0000	- II00	Анализ второй цифры множителя дает - IM
<u>0000</u>	<u>II00</u>	.	со сдвигом на четыре разряда
IIII	II00	II00	
- 180	IIII	II00 II00	Произведение

### Пример 3.

-7	IIII	I00I	Mножимое
+6	0000	OII0	Mножитель
	0000	OIII	Двоичное дополнение множимого
IM	0000	OIII	
2M	0000	IIIO	
3M	000I	OIOI	Кратные множимого
6M	0010	OIOI	

	0000	0000	Анализ первой цифры дает +6M
	+0010	1010	
	<u>0010</u>	1010	
		1010	Анализ второй цифры дает +0
-42	1101	0110	Двоичное дополнение результата
	1101	0110	Произведение

#### Пример 4.

-7	1111	1001	Множимое
-6	1111	1010	Множитель
	0000	0111	Двоичное дополнение множимого
IM	0000	0111	
2M	0000	1110	
3M	0001	0101	Кратные множимого
6M	0010	1010	
	0000	0000	Анализ первой цифры дает -6M
	+0010	1010	
	<u>1101</u>	0110	
		0110	Анализ второй цифры дает +0
	0010	1010	Двоичное дополнение результата
+42	0010	1010	Произведение

#### Пример 5.

1000	0000	0000	0000	0000	0000	0000	0000	0000	Множимое
1010	1011	1011	1100	1101	1110	1111	0011	1001	Множитель
1101	0101	1011	1110	0110	1111	0111	1001	1001	<u>100...0</u> Умножение на $2^{31}$ 30 битов
0010	1010	0010	0001	1001	0000	1000	0110	<u>100...0</u> Результат 30 битов	

Диаграмма алгоритма. При получении кратных множимого (блок 25В3) используется прямая функция "сдвиг" для 2M и 6M и косвенная функция "сложение" для 3M.

Анализ на максимальное отрицательное число (блок 25С3) осуществляется проверкой сохранения знака после получения двоичного дополнения множимого.

Одновременно с чтением множителя из локальной или оперативной памяти идет формирование счетчика: для слова он равен 4, для полуслова 2 (блоки 25С4, 25В5).

Настройка программ (блоки 26А1, 26В1, 26С1, 26Д1, 26А6, 26В6, 26С6, 26Д6) включает в себя занесение косвенной функции "+" или "-" прямо или с перекосом. Косвенная функция "-" заносится для цифр множителя  $> 8$ , а косвенная функция "+" заносится для цифр множителя  $< 8$ . Косвенная функция "прямо" заносится для младших разрядов байта множителя. Косвенная функция "с перекосом" заносится для старших разрядов байта множителя.

Подготовка следующего байта множителя (блок 27Д1) осуществляется сдвигом байтов множителя из регистров Д,Ф,Е в регистр Л.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
M	Адрес следующей команды	Используется как счетчик при обработке цифр множителя
Ф Е		Хранит старший нечетный байт множителя Хранит младший четный байт множителя
Г	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$ - - формат RX	Не используется
Р И	R <sub>2</sub> 0010 - формат RR	Хранит четный байт кратного множимого Используется как пятый байт при получении частичного произведения
Т у	R <sub>I</sub> 0010	Хранит предыдущую цифру множителя Здесь находится текущий адрес байтов множимого
Д	Код операции	Хранит старший четный байт множителя
Л		Хранит младший нечетный байт множителя
БС2	0	Индикатор умножения слова или полуслова: I - слово 0 - полуслово
БС3	0	a) индикатор формата команды: I - формат RX, (блок 25В4) 0 - формат RR б) индикатор количества кратных множимого: I - два, 0 - одно (блок 25В6, 25Д6)
БС4	0	a) используется для организации записи МФЕ в локальную память (блок 25В2); б) индикатор младших и старших разрядов байта: I - младшие разряды, 0 - старшие разряды (блок 25В6, 25Д6)
БС5	0	Индикатор знака множимого: I - знак отрицательный, 0 - знак положительный
ЛП 06-07 16-17 26-27 36-37 45-47 56-57 65-67 76-77 84-87	- - - - - - - - -	Хранит: старшие 2 байта кратного 1М младшие 2 байта кратного 1М старшие 2 байта кратного 2М младшие 2 байта кратного 2М старшие 3 байта кратного 3М младшие 2 байта кратного 3М старшие 3 байта кратного 6М младшие 2 байта кратного 6М четыре байта частичного произведения

## 8.5. Микропрограмма ФДЕЛ

### Команды

Название	Мнем.	Формат					Вход	Время	
			байт I	байт 2	байт 3	байт 4			
ДЕЛЕНИЕ	DR	RR	1D	R <sub>I</sub>	R <sub>2</sub>			IIA	382
ДЕЛЕНИЕ	D	RX	5D	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I3B	380

Операнды. Делимое – число с фиксированной запятой длиной в двоичное слово, расположенное в четно-нечетной паре общих регистров. Номер четного регистра пары равен R<sub>I</sub>.

Делитель – число с фиксированной запятой длиной в слово, расположенное в общем регистре с номером R<sub>2</sub> (команда DR) или в основной памяти по адресу <B<sub>2</sub>> + <X<sub>2</sub>> + D<sub>2</sub> (команда D).

Результат. Остаток и частное – числа с фиксированной запятой, длиной в слово, замещающие делимое, соответственно в четном и нечетном регистрах. Остаток имеет тот же знак, что и делимое. Знак частного определяется по алгебраическим правилам. Нулевой остаток и нулевое частное всегда положительны.

Признак результата остается без изменения.

Прерывания. Спецификация: номер R<sub>I</sub>, указанный в команде, не кратен 2. Анализ адреса <B<sub>2</sub>> + <X<sub>2</sub>> + D<sub>2</sub> на кратность 4 реализован в микропрограмме выборки команд ВЫБОР.

Деление с фиксированной запятой: частное от деления превосходит размер общего регистра (включая случай деления на нуль). Деление подавляется. Данные в регистрах и в памяти остаются без изменения. Адресация. Защита памяти по чтению.

Алгоритм. Выбран метод деления без восстановления остатка. Если делитель равен нулю или делимое равно максимальному отрицательному числу, то имеет место переполнение: длина частного превосходит размер слова. В остальных случаях из старших 33 разрядов модуля делимого вычитается модуль делителя. Если результат отрицательный, то старшая цифра частного – нуль. Если результат положительный, то старшая цифра частного – единица.

Так как частное получается в прямом коде, то в последнем случае имеет место переполнение, если результат вычитания отличен от нуля или оставшиеся цифры делимого представляют собой число, превосходящее делитель, или знак частного – плюс. Отсутствие признаков переполнения означает, что частное равно максимальному отрицательному числу.

Если результат первого вычитания, которое назовем пробным вычитанием, отрицательный, то остальные цифры частного получаются следующим образом. Результат пробного вычитания сдвигается влево на один разряд, и в освободившийся разряд справа сносится цифра делимого. Сдвинутый результат вычитания складывается с делителем. Если результат сложения положительный, то следующая цифра частного – единица, если – отрицательный, то следующая цифра частного – нуль.

Результат сложения сдвигается влево на один разряд, и в освобождающийся разряд справа сносится следующая цифра делимого.

Если результат сложения был положительным, то делитель вычитается из сдвинутого результата сложения; если результат сложения был отрицательный, то делитель добавляется к сдвинутому результату сложения. Затем определяется цифра частного, снова сдвигается результат вычитания или сложения, сносится следующая цифра делимого и, в зависимости от знака предыдущего результата вычитания (сложения), происходит добавление или вычитание делителя и т.д., пока не будет снесена последняя цифра делимого и получена младшая цифра частного.

Если результат последнего вычитания (сложения) положительный, то он и есть остаток. Если результат отрицательный, то остаток получается добавлением к результату делителя. Остатку присваивается знак делимого. Чтобы совместить процедуры добавления делителя и присвоения остатку знака, в алгоритме удобно все операции производить не с модулем делителя, а с отрицательным делителем. Тогда остаток получается по формуле:

остаток = результат - делитель, если знак делимого плюс;  
остаток = делитель - результат, если знак делимого минус.

Частному присваивается знак по алгебраическим правилам.

При сдвиге делимого или результата сложения (вычитания) влево старшую цифру делимого можно не сохранять. Знак результата пробного вычитания не всегда верно отражается в знаковом разряде. Он определяется наличием или отсутствием переноса из старшего разряда результата:

если есть перенос, то знак +;

если нет переноса, то знак -.

Знак всех последующих результатов вычитания (сложения) всегда получается истинным, ибо они по модулю всегда не превышают делитель.

Пример. Для простоты делимое взято 16-разрядным, а делитель 8-разрядным.

0010	1111	1100	1001	Делимое
0111	0111			Делитель
1000	1001			Отрицательный делитель
0101	1111	1001	0010	Сдвиг делимого на I разряд влево
+1000	1001			
1110	1000	1001	0010	Результат пробного вычитания отрицателен. Частное равно 0
1101	0001	0010	0100	Сдвиг
-1000	1001			
0100	1000	0010	0100	Результат положителен. Частное равно 01
1001	0000	0100	1000	Сдвиг
+1000	1001			
0001	1001	0100	1000	Результат положителен. Частное равно 011
0011	0010	1001	0000	Сдвиг
+1000	1001			
1011	1011	1001	0000	Результат отрицателен. Частное равно 0110
0111	0111	0010	0000	Сдвиг
-1000	1001			
1110	0111	0010	0000	Результат отрицателен. Частное равно 0110 0
1101	1100	0100	0000	Сдвиг
-1000	1001			
0101	0011	0100	0000	Результат отрицателен. Частное равно 0110 01
1010	0110	1000	0000	Сдвиг
+1000	1001			
0010	1111	1000	0000	Результат положителен. Частное равно 0110 011
0101	1111	0000	0000	Сдвиг
+1000	1001			
1110	1000	0000	0000	Результат отрицателен. Частное равно 0110 0110

Диаграмма алгоритма. Выборка делителя из основной или локальной памяти происходит на регистры Р,И,Т,Л. Делитель выбирается справа налево. Если делитель – положительное число, то на регистры заносится его дополнение (28В2, 28Д2).

Делитель

R	I	T	L
---	---	---	---

↑ Знак

Для формата RX, независимо от знака делителя, занесение его на регистры осуществляют один и те же микрокоманды с выполнением лишь разных косвенных функций (сложение или вычитание). На триггере BC4 запоминается знак делителя:

ОБС4 - знак делителя +,


IEC4 - знак делителя -.

В случае формата RX знак делителя определяется по исходному состоянию триггера T3H.

28C2, 28C3. Содержимое регистров МФЕ заносится в локальную память. В регистр Г, который дальше используется как счетчик по модулю 8, заносится код III. Если спецификация RI правильная, то происходит чтение двух старших байтов делимого.

28B4. Два старших байта делимого (0-1) заносятся без изменения на регистры Ф и Е. В зависимости от знака делимого "+" или "-" в регистр косвенной функции заносится соответственно косвенная функция "+" или "-".

28C5, 28D4, 28C6, 28D5, 28D6. Из нуля вычитается или к нулю прибавляется делимое по косвенной функции, записанной в блоке 28C4. Байты 6-7 полученного результата помещаются в рабочую область ЛП по адресу F6, байт 5 - на регистр З и в локальную память по адресу F5, а байты 0-4 сдвигаются на один разряд влево и заносятся на регистры Ф, Е, У, Д и Н (сдвигается уже положительное делимое).



Делимое, равное максимальному отрицательному числу, обнаруживается по знаку "минус" результата взятия дополнения от отрицательного делимого. Здесь же адрес четного регистра делимого (три старших разряда) заносится на регистр П, освобождая регистр Д, и на триггере BC5 фиксируется знак исходного делимого.

ОБС5 - знак делимого +,

IEC5 - знак делимого -.

28D7. Четыре старших байта делимого (регистры Ф, Е, У, Д), сдвинутых влево, складываются с делителем (регистры Р, И, Т, Л) по косвенной функции. Для выполнения пробного вычитания используется часть основного цикла деления. Указателем того, что эта часть цикла выполняет пробное вычитание, служит единичное состояние триггера BC2. После выполнения пробного вычитания этот триггер обрасывается в 0.

28D8. В блоке 28C2 в счетчик (регистр Г) был записан код III, который должен получаться после формирования нулевого разряда частного. Разряд частного еще не формировался, поэтому, чтобы не нарушить счет после пробного вычитания, управление передается блоку 28C9 - на сдвиг результата, минуя вычитание единицы из Г.

28A7, 28C9. Четыре байта результата сложения (вычитания, регистры Ф, Е, У и Д) сдвигаются на один разряд влево с учетом разряда, выдвинутого из регистра Н или регистра З. При каждом сдвиге содержимого регистров Н и З в младший разряд этих регистров заносится очередная цифра частного.


Указателем регистра служит триггер BC3:

ОБС3 - сдвигается содержимое регистра Н,

IEC3 - сдвигается содержимое регистра З.

Таким образом, в регистрах Н и З формируется сначала старшее полусловно частного (триггер НДД=0), а затем младшее полусловно частного (триггер НДД=1). Старшее полусловно частного затем запоминается в локальной памяти по адресу Е4, а младшее - по адресу Е6:

Частное



В зависимости от знака предыдущего результата в регистр косвенной функции (подготовка к сложению остатка и делителя или вычитания) записывается косвенная функция:

Остаток "+"	Остаток "-"
A+B	B-A

28B8. Регистр Г является счетчиком до восьми количества сдвигов содержимого регистра Н или З и сформированных разрядов одного байта частного.

N -й разряд частного	Содержимое регистра Г после помещения N-го разряда частного в регистр Н или в регистр З
0	III
1	IIO
2	IOI
3	IOO
4	OII
5	OIO
6	OOI
7	OOO

Из счетчика до восьми (регистр Г) вычитается единица.

28A8. 28B8. Проверяется на нуль содержимое регистра Г. Нуль в регистре Г означает конец формирования байта частного в регистре Н или в регистре З. После того, как старшее полуслово частного сформировано, в регистрах Н и З читается из локальной памяти младшее полуслово делимого, и триггер НДД устанавливается в единицу.

Признаком конца деления является нулевое состояние регистра Г и единичное состояние триггера НДД. Если конец деления, то триггер ЕС5 устанавливается в состояние, обратное знаку делимого:

IEC5 – знак делимого "+",

OBC5 – знак делимого "-", при этом в этих же микрокомандах триггер ЕС4 устанавливается в состояние, указывающее на совпадение и несовпадение знаков делимого и делителя:

OBC4 – совпадение,

IEC4 – несовпадение.

29B1. Здесь же по знакам делимого и делителя, как и в блоках 28A8 и 28C8, в соответствии с вышеизложенными правилами, устанавливаются триггеры ЕС4 и ЕС5.

29B2. Если знак частного по алгебраическим правилам должен быть плюсом (OBC4), т.е. максимальным отрицательным числом частное быть не может, то сбрасывается индикатор отсутствия прерывания (триггер ЕС3).

29B3,29B4. Производится сложение четырех младших байтов делимого с делителем. На регистрах Ф,Е,У и Д формируется остаток операции и параллельно в рабочую часть ЛП по адресам Е4 и Е6 записывается максимальное отрицательное число – частное.

29B7, 29B8, 29C7, 29D6, 29D7, 29E7. Из регистра II три разряда (номер четного общего регистра делимого), дополненные четвертым справа нулем, записываются в регистр Д и составляют номер общего регистра остатка.

29C8, 29C9, 29D8. При нулевом состоянии триггера ЕС4 (знаки делимого и делителя совпадают) частное из рабочей ЛП записывается в нечетный общий регистр делимого, по IEC4 (знаки не совпадают) в нечетный общий регистр делимого записывается дополнение полученного частного.

Замещение делимого частным выполняют одни и те же микрокоманды по косвенной функции, которая заносится в регистр косвенной функции до начала формирования конечного частного в зависимости от состояния триггера ЕС4:

ОЕС4 - (В-А),

ИЕС4 - (А-В).

Адрес нечетного общего регистра делимого получается модификацией в регистре Д адреса четного регистра.

Устанавливается признак отсутствия прерывания (триггер ЕС3).

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
M	Адрес следующей команды	Не используется
Φ E		Хранят нулевой и первый байты делимого и результата вычитания (добавления) делителя
Г P И	Если формат RX, то $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ Если RR, то R 0010	Счетчик до восьми количества сдвигов делимого (счетчик формирования одного байта частного) Хранят старшее полуслово делителя
П		Хранит три старших разряда номера четного общего регистра
T	Если формат RX, то $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ , если RR, то $\langle R_2 0010 \rangle$	Хранит старший байт младшего полуслова делителя
Y	R10010	Хранит второй байт делимого и результата вычитания (добавления) делителя
Д	Код операции	Хранит третий байт делимого и результата вычитания (добавления) делителя
Л	Если формат RX, то $R_1 X_2$ , Если формат RR, то $R_1 R_2$	Хранит младший байт младшего полуслова делителя
Н З	Байты делителя, прочитанные по адресу, находящемуся в регистре ГРИ	Хранят четвертый, пятый, шестой и седьмой байты делимого
ЕС2	0	Организация выборки делимого. Индикатор пробного вычитания
ЕС3	0	Организация выборки делимого. Индикатор сдвигаемого регистра: регистр Н или регистр З. Индикатор переполнения
ЕС4	1 для формата RX 0 для формата RR	Индикатор знака делителя до получения всех цифр частного. Индикатор знака частного
ЕС5	0	Индикатор знака делимого
ТЗН	Знак делителя для формата RX	Знак результата вычитания (добавления) делителя. Знак делителя для формата RX
НДД	-	Индикатор формирования старшего и младшего полуслова частного
ЛП Е4-Е7	-	Запоминание частного
ЛП 4-7	-	Запоминание четвертого, пятого, шестого и седьмого байтов делимого

## 9. СТАНДАРТНАЯ СИСТЕМА КОМАНД. ОПЕРАЦИИ ЗАГРУЗКИ

### 9.1. Микропрограмма RRI8

#### Команды

Название	Мнем.	Формат				Вход	Время
			байт 1	байт 2			
ЗАГРУЗКА	LR	RR	I8	R <sub>1</sub>	R <sub>2</sub>	I10	I0
ЗАГРУЗКА ПОЛОЖИТЕЛЬНАЯ	LPR	RR	I0	R <sub>1</sub>	R <sub>2</sub>	I00	I5
ЗАГРУЗКА ОТРИЦАТЕЛЬНАЯ	LNR	RR	II	R <sub>1</sub>	R <sub>2</sub>	I02	I5
ЗАГРУЗКА И ПРОВЕРКА	LTR	RR	I2	R <sub>1</sub>	R <sub>2</sub>	I04	I2
ЗАГРУЗКА ДОПОЛНЕНИЯ	LCR	RR	I3	R <sub>1</sub>	R <sub>2</sub>	I06	I2

Операнды. Число с фиксированной запятой длиной в слово, расположено в общем регистре с номером R<sub>2</sub>.

Результат. Общий регистр R<sub>1</sub>, содержащий заданное число с фиксированной запятой (команды LR, LTR) или абсолютное значение заданного числа (команда LPR), или дополнительный код абсолютного значения заданного числа (команда LNR), или дополнительный код заданного числа (команда LCR).

Число в общем регистре R<sub>2</sub> сохраняется. Устанавливается признак результата (исключение составляет выполнение команды LR):

- 0 – результат равен нулю (LPR, LNR, LTR, LCR);
- 1 – результат меньше нуля (LNR, LTR, LCR);
- 2 – результат больше нуля (LPR, LTR, LCR);
- 3 – переполнение (LPR, LCR).

Прерывания. Переполнение с фиксированной запятой: результат выполнения команды LPR или LCR превосходит размер слова (заданное число равно максимальному отрицательному числу). Общий регистр R<sub>1</sub> содержит усеченный результат.

Алгоритм. Формирование содержимого общего регистра R<sub>1</sub> производится, начиная с младшего полуслова регистра.

Диаграмма алгоритма. Младшие и старшие полуслова результата формируются поочередно одними и теми же микрокомандами. Настройка подпрограммы (3IB2) на выполнение необходимой операции осуществляется установкой косвенной функции

- (+) для команд LR и LTR,
- (-) для команды LCR.

При выполнении команд LPR и LNR устанавливаемая косвенная функция зависит от знака заданного числа с фиксированной запятой:

Команда	Знак числа +	Знак числа -
LPR	(+)	(-)
LNR	(-)	(+)

Установку косвенной функции для обеих команд выполняют одни и те же микрокоманды, при этом для LPR анализируется непосредственно сам знак числа, а для LNR – анализируется инвертированный знак числа.

## Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
И	$R_2^{0010}$	Хранит адрес младшего полуслова общего регистра $R_2$
У	$R_1^{0010}$	Хранит текущий адрес полуслов общего регистра $R_1$
Д	К0	Хранит адрес старшего полуслова общего регистра $R_2$
Л	$R_1 R_2$	Используется при формировании адреса в регистре Д
ЕС2	0	Индикатор команд, в которых устанавливается признак результата: 0 - команда LR
ЕС3	0	Индикатор формируемого полуслова общего регистра $R_1$ : 0 - младшее полуслово, 1 - старшее полуслово
ЕС5	0	Индикатор команды LNR: 1 - команда LNR

## 9.2. Микропрограмма № 5898

### Команды

Название	Мнем.	Формат					Вход	Время
		байт 1	байт 2	байт 3	байт 4			
ЗАГРУЗКА	L	RX	58	$R_1$	$X_2$	$B_2$	$D_2$	I3I
ЗАГРУЗКА ГРУППОВАЯ	LM	RS	98	$R_1$	$R_3$	$B_2$	$D_2$	I7I
								9 4+8 u

Операнды. Команда L : логическая информация длиной в слово, расположенная в основной памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ . Команда LM: логическая информация, расположенная в основной памяти, начиная с адреса  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ , и занимающая столько слов, сколько нужно для загрузки общих регистров, начиная с регистра с номером  $R_1$  и кончая регистром с номером  $R_3$  в порядке возрастания номеров. При этом за регистром с номером I5 следует регистр с номером 0.

Результат. Команда L : общий регистр с номером  $R_1$ , загруженный заданным словом памяти. Команда LM: общие регистры, начиная с регистра с номером  $R_1$  и кончая регистром с номером  $R_3$ , загруженные заданными словами основной памяти. Информация в памяти не изменяется. Признак результата остается без изменений.

Прерывания. Спецификация: адрес  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  не кратен 4. (В случае команды L - реализовано в микропрограмме ВЫБОР). Адресация. Защита памяти по чтению.

Алгоритм. Загрузка общих регистров происходит, начиная со старшего полуслова общего регистра  $R_1$ . Для команды L полагается, что  $R_3 = R_1$ .

Диаграмма алгоритма. См. диаграмму.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$ для команды I, $\langle B_2 \rangle + D_2$ - для LM	Хранит текущий адрес основной памяти
T	-	Хранит адрес локальной памяти, где находятся полуслова
Д	Код операции	Хранит адрес локальной памяти, где находится старшее полуслово общего регистра R <sub>3</sub> (R <sub>I</sub> для команды I)
БС2	0	Указатель: при формировании адреса полуслова общего регистра: I - формируется адрес старшего полуслова регистра 0 - формируется адрес младшего полуслова регистра

### 9.3. Микропрограмма RX

Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ЗАГРУЗКА ПОЛУСЛОВА	IH	RX	48	R <sub>I</sub> X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I30	IO

Операнды. Число с фиксированной запятой длиной в полуслово, расположенное в основной памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ .

Результат. Число с фиксированной запятой длиной в слово, расположенное в общем регистре с номером R<sub>I</sub> и равное исходному. Младшее полуслово этого числа совпадает с исходным, а старшее полуслово заполнено значением знакового разряда исходного числа. Признак результата не изменяется.

Прерывания. Спецификация: адрес  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  не кратен 2. Адресация. Защита памяти по чтению.

Алгоритм. Вначале на регистрах процессора формируется число с фиксированной запятой длиной в слово. Затем оно записывается в общий регистр, начиная со старшего полуслова.

Диаграмма алгоритма. См. диаграмму.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит адрес основной памяти
T	-	Хранит старший байт полуслова памяти

Регистры и триггеры	Исходное состояние	Назначение
У	$R_I 0010$	Хранит адрес младшего полуслова общего регистра
Д	КО	Хранит адрес старшего полуслова общего регистра
Л	$R_I X_2$	Хранит младший байт полуслова памяти
БС2	0	Индикатор конца операции: 0 – конец операции

## 9.4. Микропрограмма RX4I

Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ЗАГРУЗКА АДРЕСА	A	RX	4I	$R_I$	$X_2$	$B_2$	$D_2$	I22 6

Операнды. 24 – разрядный адрес, определяемый полями команды  $X_2$ ,  $B_2$  и  $D_2$  и равный  $X_2 + B_2 + D_2$  (перенос за 24-й разряд игнорируется), расположенный на регистрах Д, Р и И процессора.

Результат. Общий регистр с номером  $R_I$ , содержащий в разрядах 0–7 нули, а в разрядах 8–31 – заданный адрес. Заданный адрес не проверяется на наличие в памяти системы, защищенность или целочисленность границ. Признак результата не изменяется.

Алгоритм. Формирование содержимого регистра  $R_I$  производится, начиная с младшего полуслова регистра.

Диаграмма алгоритма. См. диаграмму.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
У	$R_I 0010$	Хранит текущий адрес полуслов общего регистра
Р И	Два младших байта адреса	Хранит 2 младших байта адреса
БС2	0	Индикатор конца операции: 0 – конец операции
Д	Старший байт адреса	Хранит старший байт адреса

## 9.5. Микропрограмма ICRX

### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ПРОЧИТАТЬ СИМВОЛ	IC	RX	43	$R_I \ X_2$	$B_2$	$D_2$	I26	4

Операнды. Логическая информация длиной в байт, расположенная по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ .

Результат. 8 разрядов из оперативной памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  помещены в младшие разряды общего регистра с номером  $R_I$ . Остальные разряды регистра не меняются. Признак результата остается без изменения.

Прерывания. Адресация. Защита по чтению (прерывание происходит на этапе выборки команды в микропрограмме ВЫБОР).

Алгоритм. Один байт основной памяти переписывается в разряды 24-31 общего регистра с номером  $R_I$ .

Диаграмма алгоритма. В зависимости от четности адреса  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  четный или нечетный байт основной памяти через регистр 3 записывается в байт общего регистра (блоки 35В1, 35С2).

### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит адрес основной памяти
У	$R_I 0010$	Хранит адрес байтов общего регистра
Д	КО	Хранит четный байт второго операнда

## 10. СТАНДАРТНАЯ СИСТЕМА КОМАНД. ОПЕРАЦИИ ЗАПИСИ

### 10.1 Микропрограмма ST

### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ЗАПИСЬ В ПАМЯТЬ	ST	RX	50	$R_I \ X_2$	$B_2$	$D_2$	I2I	9

Операнды. Логическая информация длиной в слово, расположенная в общем регистре с номером  $R_I$ .

Результат. 32 разряда из общего регистра, записанные в слово памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ . Содержимое общего регистра не изменяется. Признак результата остается без изменения.

Прерывания. Адресация. Защита по записи. Спецификация: адрес  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  не кратен 4 (реализовано в микропрограмме ВЫБОР).

Алгоритм. Четыре байта общего регистра, начиная со старших, переписываются в поле основной памяти с адресом  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ .

Диаграмма алгоритма. См. диаграмму.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит текущий адрес основной памяти
У	$R_I 0010$	Хранит текущий адрес локальной памяти
ЕС4	I	Индикатор конца операции: 0 - конец операции

## 10.2. Микропрограмма STCRX

Команда

Название	Мнем.	Формат					Вход	Время	
			байт 1	байт 2	байт 3	байт 4			
ЗАПИСЬ В ПАМЯТЬ СИМВОЛА	STC	RX	42	$R_I$	$X_2$	$B_2$	$D_2$	I24	5

Операнды. Логическая информация длиной в байт, расположенная в разрядах 24-31 общего регистра с номером  $R_I$ .

Результат. 8 младших разрядов общего регистра, записанные по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ . Содержимое общего регистра не изменяется. 24 старших разряда в операции не участвуют. Признак результата остается без изменения.

Прерывания. Адресация. Защита по чтению и записи.

Алгоритм. Один байт общего регистра переписывается в поле основной памяти с адресом  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ .

Диаграмма алгоритма. В зависимости от четности адреса  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  байт из общего регистра записывается в байт основной памяти через регистр Н (адрес четный) или регистр З (адрес нечетный) (блок 38C2).

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит адрес основной памяти
У	$R_I 0010$	Хранит адрес общего регистра
Д	Код операции	Буфер для записываемого байта

### 10.3. Микропрограмма STM

#### Команды

Название	Мнем.	Формат					Вход	Время	
			байт 1	байт 2	байт 3	байт 4			
ЗАПИСЬ В ПАМЯТЬ ПОЛУСЛОВА	STH	RX	40	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I20	4

Операнды. Логическая информация длиной в полуслово, расположенная в младших 16 разрядах общего регистра с номером R<sub>I</sub>.

Результат. 16 младших разрядов общего регистра, записанные в полуслово памяти по адресу <X<sub>2</sub>> + <B<sub>2</sub>> + D<sub>2</sub>. Содержимое общего регистра не изменяется. 16 старших разрядов в операции не участвуют. Признак результата остается без изменения.

Прерывания. Адресация. Защита по записи. Спецификация: адрес <X<sub>2</sub>> + <B<sub>2</sub>> + D<sub>2</sub> не кратен 2.

Алгоритм. Два байта общего регистра переписываются в поле основной памяти с адресом <X<sub>2</sub>> + <B<sub>2</sub>> + D<sub>2</sub>.

Диаграмма алгоритма. См. диаграмму.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение	
		Г	Р
И	<X <sub>2</sub> > + <B <sub>2</sub> > + D <sub>2</sub>		Хранит адрес основной памяти
У	R <sub>I</sub> 0010		Хранит адрес локальной памяти

### 10.4. Микропрограмма STMRS

#### Команды

Название	Мнем.	Формат					Вход	Время	
			байт 1	байт 2	байт 3	байт 4			
ЗАПИСЬ В ПАМЯТЬ ГРУППОВАЯ	STM	RS	90	R <sub>I</sub>	R <sub>3</sub>	B <sub>2</sub>	D <sub>2</sub>	I6I	4+IOU

Операнды. Содержимое группы общих регистров, начиная с регистра с номером R<sub>I</sub> и кончая регистром с номером R<sub>3</sub>. Номера регистров указывают порядок, в котором их содержимое записывается в память. За регистром с номером I5 следует регистр с номером 0.

Результат. Содержимое группы общих регистров, помещенное в соответствующее количество слов основной памяти по адресу <B<sub>2</sub>> + D<sub>2</sub>. Содержимое общих регистров не изменяется. Признак результата остается без изменения.

Прерывания. Адресация. Защита по записи. Спецификация: адрес <B<sub>2</sub>> + D<sub>2</sub> не кратен 4.

Алгоритм. Содержимое общего регистра R<sub>I</sub>, начиная со старших байтов, читается и затем записывается в основную память. Затем номер регистра R<sub>I</sub> сравнивается с номером регистра R<sub>3</sub>, и если номера совпадают, то на этом операция оканчивается. При несовпадении номеров регистров номер R увеличивается на единицу и операция продолжается.

Диаграмма алгоритма. См. диаграмму.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_2 \rangle + D_2$	Хранит текущий адрес основной памяти
Т	-	Хранит адрес общего регистра $R_3$
У	-	Хранит текущие адреса общих регистров, начиная с регистра $R_1$
Л	$R_1 R_3$	Хранит $R_1 R_3$
БС2	0	Индикатор записи четырех байтов общего регистра: I - обработаны четыре байта регистра

## II. СТАНДАРТНАЯ СИСТЕМА КОМАНД. ОПЕРАЦИИ И, ИЛИ, ИСКЛЮЧАЮЩИЕ ИЛИ

### II.I. Микропрограмма NRORR

Команды

Название	Мнем.	Формат				Вход	Время
			байт 1	байт 2			
И	NR	RR	I4	$R_1$	$R_2$	I08	I2
ИЛИ	OR	RR	I6	$R_1$	$R_2$	I0C	I2
ИСКЛЮЧАЮЩЕЕ ИЛИ	XR	RR	I7	$R_1$	$R_2$	I0E	I2

Операнды. Оба операнда – логические величины, не имеющие внутренней структуры, расположенные в общих регистрах с номерами  $R_1$  и  $R_2$ .

Результат. Команда NR: поразрядное логическое произведение (И) первого и второго операндов, расположенное в общем регистре с номером  $R_1$ . Команда OR: поразрядная логическая сумма (ИЛИ), расположенная в общем регистре с номером  $R_1$ . Команда XR: поразрядная логическая сумма по модулю 2, расположенная в общем регистре с номером  $R_1$ .

Установка признака результата:

0 – все разряды результата равны нулю;

I – результат имеет разряды, равные единице.

Алгоритм. Команда NR. Поразрядное логическое произведение осуществляется согласно табл.8.

Таблица 8

Разряд первого операнда	Разряд второго операнда	Результат логического произведения
0	0	0
0	I	0
I	0	0
I	I	I

Команда OR. Поразрядное логическое сложение осуществляется согласно табл. 9.

Таблица 9

Разряд первого операнда	Разряд второго операнда	Результат логического сложения
I	0	I
I	I	I
0	I	I
0	0	0

Команда XR. Поразрядное суммирование по модулю 2 осуществляется согласно табл. 10.

Таблица 10

Разряд первого операнда	Разряд второго операнда	Результат сложения по модулю 2
I	I	0
0	I	I
I	0	I
0	0	0

Диаграмма алгоритма. Настройка подпрограммы (блок 42С1) состоит в занесении косвенной функции логического умножения или логического сложения, или сложения по модулю 2.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
И	R <sub>2</sub> 0010	Хранит текущий адрес второго операнда
У	R <sub>1</sub> 0010	Хранит текущий адрес первого операнда
Л	R <sub>1</sub> R <sub>2</sub>	Хранит четный байт второго операнда
Д	Код операции	Хранит нечетный байт второго операнда
ЕС2	0	Индикатор конца операции: 0 – конец операции
Н	<R <sub>2</sub> 0010>	Информационный регистр
З	<R <sub>2</sub> 0011>	Информационный регистр

#### II.2. Микропрограмма №Х

##### Команды

Название	Мнем.	Формат					Вход	Время	
			байт 1	байт 2	байт 3	байт 4			
И	N	RX	54	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I29	I2
ИЛИ	O	RX	56	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I2D	I2
ИСКЛЮЧАЮЩЕЕ ИЛИ	X	RX	57	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I2F	I2

Операнды. Оба операнда – логические величины, не имеющие внутренней структуры. Первый operand расположен в общем регистре с номером R<sub>I</sub>. Второй – в оперативной памяти по адресу <X<sub>2</sub>> + <B<sub>2</sub>> + D<sub>2</sub>.

Результат. Команда N : поразрядное логическое произведение (И) первого и второго операндов, расположенное в общем регистре с номером R<sub>I</sub>. Команда 0: поразрядная логическая сумма (ИЛИ), расположенная в общем регистре с номером R<sub>I</sub>. Команда X: поразрядная сумма по модулю 2, расположенная в общем регистре с номером R<sub>I</sub>.

Установка признака результата:

0 - все разряды результата равны нулю;

I - результат имеет разряды, равные единице.

Прерывания. Адресация. Защита по чтению. Спецификация: адрес второго операнда не кратен 4 (реализовано в ВЫБОР).

Алгоритм. Команда N . Поразрядное логическое произведение осуществляется согласно табл.II.

Таблица II

Разряд первого операнда	Разряд второго операнда	Результат логического произведения
0	0	0
0	I	0
I	0	0
I	I	I

Команда 0. Поразрядное логическое сложение осуществляется согласно табл. I2.

Таблица I2

Разряд первого операнда	Разряд второго операнда	Результат логического сложения
I	0	I
I	I	I
0	I	I
0	0	0

Команда X. Поразрядное суммирование по модулю 2 осуществляется согласно табл. I3.

Таблица I3

Разряд первого операнда	Разряд второго операнда	Результат сложения по модулю 2
I	I	0
0	I	I
I	0	I
0	0	0

Диаграмма алгоритма. Настройка подпрограммы (блок 43С1) состоит в занесении косвенной функции логического умножения или логического сложения, или сложения по модулю 2.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит текущий адрес второго операнда
Т	-	Хранит четный байт второго операнда
У	R <sub>I</sub> 0010	Хранит текущий адрес первого операнда
Л	R <sub>I</sub> X <sub>2</sub>	Хранит нечетный байт второго операнда
ЕС4	I	Индикатор конца операции: "0" - конец операции
Н	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Информационный регистр
З	$\langle X_2 \rangle + \langle B_2 \rangle + D_2 + I$	Информационный регистр

II.3. Микропрограмма MIOIX

Команды

Название	Мнем.	Формат				Вход	Время	
			байт 1	байт 2	байт 3	байт 4		
И	NI	SI	94	I <sub>2</sub>	B <sub>I</sub>	D <sub>I</sub>	I69	5
ИЛИ	OI	SI	96	I <sub>2</sub>	B <sub>I</sub>	D <sub>I</sub>	I6D	5
ИСКЛЮЧАЮЩЕЕ ИЛИ	XI	SI	97	I <sub>2</sub>	B <sub>I</sub>	D <sub>I</sub>	I6F	5

Операнды. Оба операнда – логические величины, не имеющие внутренней структуры. Первый операнд длиной в один байт расположен по адресу  $\langle B_I \rangle + D_I$ . Второй находится непосредственно в команде, в поле I<sub>2</sub>.

Результат. Команда NI: поразрядное логическое произведение (И) первого и второго операндов, расположено по адресу  $\langle B_I \rangle + D_I$ . Команда OI: поразрядная логическая сумма (ИЛИ), расположенная по адресу  $\langle B_I \rangle + D_I$ . Команда XI: поразрядная сумма по модулю 2, расположенная по адресу  $\langle B_I \rangle + D_I$ .

Установка признака результата:

0 – все разряды результата равны нулю;

I – результат имеет разряды, равные единице.

Прерывания. Адресация. Защита по чтению и записи.

Алгоритм. Команда NI. Поразрядное логическое произведение осуществляется согласно табл. 14.

Таблица 14

Разряд первого операнда	Разряд второго операнда	Результат логического произведения
0	0	0
0	I	0
I	0	0
I	I	I

Команда ОI. Поразрядное логическое сложение осуществляется согласно табл. I5.

Таблица I5

Разряд первого операнда	Разряд второго операнда	Результат логического сложения
I	0	I
I	I	I
0	I	I
0	0	0

Команда XI. Поразрядное суммирование по модулю 2 осуществляется согласно табл. I6.

Таблица I6

Разряд первого операнда	Разряд второго операнда	Результат сложения по модулю 2
I	I	0
0	I	I
I	0	I
0	0	0

Диаграмма алгоритма. Настройка подпрограммы (блок 44С1) состоит в занесении косвенной функции логического умножения или логического сложения, или сложения по модулю 2.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_I \rangle + D_I$	Хранит адрес первого операнда
Л	$I_2$	Хранит непосредственный операнд

#### II.4. Микропрограмма SSД46

##### Команды

Название	Мнем.	Формат							Вход
			байт 1	байт 2	байт 3	байт 4	байт 5	байт 6	
И	NC	SS	D4	L	B <sub>I</sub>	D <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I88
ИЛИ	OC	SS	D6	L	B <sub>I</sub>	D <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I8C
ИСКЛЮЧАЮЩЕЕ ИЛИ	ХС	SS	D7	L	B <sub>I</sub>	D <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I8E

Время:  $I_3+3N$ , если оба адреса четные или нечетные;  $5+5N$  – в остальных случаях.

Операнды. Оба операнда – логические величины, не имеющие внутренней структуры. Они расположены в полях основной памяти. Адрес поля первого операнда –  $D_I + \langle B_I \rangle$ . Адрес поля второго операнда –  $D_2 + \langle B_2 \rangle$ . Длина полей определяется полем L команды: минимальная длина полей – 1 байт ( $L = 0$ ); максимальная длина полей – 256 байтов ( $L = 255$ ). Допускается перекрытие полей.

Результат. Поразрядное логическое произведение (команда NC) или поразрядная логическая сумма (команда OC), или поразрядная сумма по модулю 2 (команда XC) первого и второго операнда, расположенные в поле первого операнда.

Устанавливается признак результата:

- 0 - все разряды результата равны нулю;
- I - результат имеет разряды, равные единице.

Прерывания. Адресация. Защита памяти по чтению.

Алгоритм. Команда MC: поразрядное логическое произведение осуществляется согласно табл.

I7.

Таблица I7

Разряд первого операнда	Разряд второго операнда	Результат логического произведения
0	0	0
0	I	0
I	0	0
I	I	I

Команда OC. Поразрядное логическое сложение осуществляется согласно табл. I8

Таблица I8

Разряд первого операнда	Разряд второго операнда	Результат логического сложения
I	0	I
I	I	I
0	I	I
0	0	0

Команда XC. Поразрядное суммирование по модулю 2 осуществляется согласно табл. I9.

Таблица I9

Разряд первого операнда	Разряд второго операнда	Результат сложения по модулю 2
I	I	0
0	I	I
I	0	I
0	0	0

Диаграмма алгоритма. Так как чтение operandов из основной памяти производится четно-нечетными парами байтов независимо от четности адреса, то это порождает четыре последовательности обработки operandов в зависимости от четности адресов их полей.

В микропрограмме имеются два основных цикла, которые реализуют случаи "чет-чет" и "нечет-чет". Случаи "нечет-нечет" и "чет-нечет" используют, соответственно, первый и второй циклы после предварительной обработки старших байтов operandов и модификации адресов их полей.

Настройка микропрограммы на выполнение определенной команды осуществляется установкой соответствующей косвенной функции (45AI, 45BI, 45CI).

45A6, 45C5, 45D7, 45E4. При переходе от положительных значений величины L к отрицательным устанавливается в единицу триггер ПФ.

45A7. Байт, находящийся в регистре З, запоминается на входе арифметико-логического блока.

45C5. Анализируются триггеры ЧЕТ и ПФ.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_1 \rangle + D_1$	Хранит текущий адрес байтов первого операнда
П Т У	$\langle B_2 \rangle + D_2$	Хранит текущий адрес байтов второго операнда
Л	L	Счетчик количества необработанных байтов
Д	KO	Используется для хранения байтов второго операнда
EC2	0	Индикатор наличия необработанных байтов в цикле "чет-чет"
EC3	0	Рабочий индикатор при модификации адреса байтов второго операнда
EC4	0	Индикатор наличия необработанных байтов в цикле "нечет-чет"
Вход В БА	-	Используется также для хранения нечетного байта второго операнда в цикле "чет-чет"

**12. СТАНДАРТНАЯ СИСТЕМА КОМАНД. ОПЕРАЦИИ ПЕРЕКОДИРОВКИ И ПРЕОБРАЗОВАНИЯ**

**I2.1. Микропрограмма TRTRT**

Команды

Название	Мнем.	Формат							Вход
			байт 1	байт 2	байт 3	байт 4	байт 5	байт 6	
ПЕРЕКОДИРОВАТЬ	TR	SS	D C	L	$B_1$	$D_1$	$B_2$	$D_2$	198
ПЕРЕКОДИРОВАТЬ И ПРОВЕРИТЬ	TRT	SS	DD	L	$B_1$	$D_1$	$B_2$	$D_2$	19A

Время. Команда TR: II+10N. Команда TRT: II+10N – если все выбранные байт-функции равны 0; 2I+9B – если есть хотя бы один ненулевой байт-функция.

Операнды. Поле аргумента с адресом старшего байта, равным  $\langle B_1 \rangle + D_1$ . Поле функции (словарь) – адрес старшего байта равен  $\langle B_2 \rangle + D_2$ . Байт-функцией данного байт-аргумента считается байт поля функции с адресом, равным полному начальному адресу поля функции плюс сам байт-аргумент, который прибавляется к младшим разрядам адреса поля функции.

Оба поля имеют одинаковую длину, определяемую полем команды: минимальная длина полей – 1 байт ( $L = 0$ ); максимальная длина полей – 256 байтов ( $L = 255$ ). Все значения байтов являются допустимыми.

Результат. Команда TR. Поле аргумента, каждый байт-аргумент которого замещен своим байт-функцией. Признак результата не изменяется. Поле функций не изменяется, если оно не перекрывает с полем аргумента.

Команда TRT. В общем регистре I, в его младших 24 разрядах, адрес первого байт-аргумента имеет ненулевой байт-функцию и старшие восемь разрядов при этом не меняются. Ненулевой байт-функция заносится в младшие 8 разрядов общего регистра 2. Разряды 0–23 этого регистра не меняются. Поле аргумента и поле функции не изменяется. Устанавливается признак результата:

- 0 – у всех байт-аргументов нулевые байт-функции;
- I – ненулевой байт-функция встретился до окончания поля аргумента;
- 2 – ненулевой байт-функция у последнего байт-аргумента.

Прерывания. Адресация. Защита по чтению (команда ПЕРЕКОДИРОВАТЬ И ПРОВЕРИТЬ). Защита по записи и чтению (команда ПЕРЕКОДИРОВАТЬ).

Алгоритм. Байты первого операнда выбираются для перекодировки один за другим слева направо. Каждый байт-аргумент добавляется к младшим разрядам полного начального адреса второго операнда. Сумма используется как адрес байт-функции. Если команда TR, то байт-функции замещают последовательно все исходные байт-аргументы. Если команда TRT, то байт-функция анализируется.

Если байт-функция – нуль и при этом обработан последний байт-аргумент, операция заканчивается установкой признака результата. Если не последний, то происходит выборка следующего байт-аргумента и его байт-функции. Если байт-функция отлична от нуля, то операция заканчивается занесением адреса байт-аргумента в общий регистр I, байт-функции – в общий регистр 2. Устанавливается признак результата.

Диаграмма алгоритма. Признак результата (блок 48С5) устанавливается путем непосредственной засылки кодов 00, 01, 10 в разряды 6–7 регистра ЕС.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
М Ф Е	Адрес следующей команды	Хранит текущий адрес байт-функции
Г Р И	$\langle B_I \rangle + D_I$	Хранит текущий адрес байт-аргумента
П Т У	$\langle B_2 \rangle + D_2$	Хранит адрес второго операнда
Л	L	Индикатор конца операции
Д	Код операции	Хранит байт-функцию
ЕС2	0	Для организации цикла при засыпке СЧАК (блок 48С1). Индикатор четности адреса второго операнда (блок 48В3)
ЕС5	I	Тип команды: 0 – команда ПЕРЕКОДИРОВАТЬ; I – команда ПЕРЕКОДИРОВАТЬ И ПРОВЕРИТЬ (48В3) Индикатор четности адреса байт-функции (48В4)

## 12.2. Микропрограмма RX4E

### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ПРЕОБРАЗОВАНИЕ В ДЕСЯТИЧНУЮ	CVD	RX	4E	R <sub>I</sub> X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I3C	36+23H+4H <sup>2</sup>

Операнды. Число с фиксированной запятой длиной в слово, расположенное в общем регистре с номером R<sub>I</sub>.

Результат. Упакованное десятичное число (изображение исходного числа с фиксированной запятой в десятичной системе счисления), расположенное в поле основной памяти с адресом <X<sub>22</sub>> + D<sub>2</sub>. Длина поля равна восьми байтам. Код знака определяется I2-м разрядом ССП. Если в разряде I2 – нуль,рабатываются коды, соответствующие ДКОИ, а именно: плюс – 1100, минус – 1101. Если в разряде I2 – единица,рабатываются коды, соответствующие КОИ-8, а именно: плюс – 1010, минус – 1011.

Признак результата остается без изменения.

Прерывания. Спецификация: адрес <X<sub>2</sub>> + <B<sub>2</sub>> + D<sub>2</sub> не кратен 8. Адресация. Защита памяти по записи.

Алгоритм. Перевод числа из двоичной системы счисления в десятичную осуществляется по формуле

$$(\dots 0 \cdot X_k) \cdot 2 + X_{k+1} \cdot 2 + \dots + X_{30} \cdot 2 + X_{31},$$

где X<sub>k</sub> – старшая двоичная цифра старшего ненулевого байта модуля исходного числа с фиксированной запятой K=0,8; 16 или 24.

Диаграмма алгоритма. Имеются четыре цикла, каждый из которых переводит только один байт. Выделение двоичных цифр X<sub>k</sub> реализовано сдвигом влево содержимого регистра, в который занесен байт модуля исходного числа. Десятичное умножение на два реализовано десятичным сложением содержимого регистра З с самим собой. Десятичные переносы из регистра З суммируются в регистре Т. Суммирование двоичное или десятичное – в зависимости от того, в каком цикле происходит перевод, и т.д. В случае двоичного суммирования происходит корректировка результата, если он оказывается не десятичным числом. Регистр, в котором происходит двоичное суммирование, одновременно выполняет роль счетчика количества сдвигов байта модуля исходного числа.

Пример. Перевод старшего значащего байта в цикле I.

IIIIIII – старший значащий байт (255 в десятичной системе счисления).

Регистры	T (двоичное удвоение)	Z (десятичное удвоение)	Y (сдвиг)
Первоначальное содержимое регистров	0000 000I	0000 0000	IIII IIII
Выполнение цикла:			
первое	0000 0010	0000 000I	IIII IIII
второе	0000 0100	0000 00II	IIII III0
третье	0000 1000	0000 0III	IIII I000
четвертое	000I 0000	000I 0I0I	IIII 0000
пятое	00II 0000	00II 000I	III0 0000
шестое	0I00 0000	0I00 00II	II00 0000
седьмое	·I000 000I	00I0 0III	I000 0000
восьмое	0000 0010	0I0I 0I0I	0000 0000

Результат перевода мы получим в регистрах Т, З и У, причем в регистре Т получаем десятичные цифры.

Ниже приводятся пояснения к некоторым блокам диаграммы алгоритма.

49В4. Дополнение запоминается в локальной памяти по адресам 04-07.

49Д4, 49Д5. Гашение незначащих байтов реализуется засылкой старшего значащего байта всегда в один и тот же регистр У. Следующие байты, если они есть, засыпаются последовательно в регистры Л, Н и Д. Модуль двоичного числа читается из регистра, если оно положительное, или из локальной памяти, если оно отрицательное.

Сброс триггеров ЕС3, ЕС2 или ПКФ означает, что значащих цифр в двоичном числе не более трех, двух или одной.

49С5. Первый цикл выполняется, когда хотя бы один байт не равен нулю. При этом в регистре У производится сдвиг влево, в регистре З - десятичное сложение и в регистре Т - двоичное сложение (Т используется также как счетчик до восьми).

Десятичный частичный результат на выходе из этого цикла содержится в регистрах Т и З.

49В6. Второй цикл вводится, когда в исходном числе не менее двух значащих байтов (триггер-индикатор ПКФ в I). В этом цикле выполняется сдвиг влево содержимого регистра Л, десятичное сложение - в регистрах З и Т, и двоичное сложение - в регистре У, который одновременно служит счетчиком до восьми.

Десятичный частичный результат на выходе теперь находится на регистрах У, Т, З.

49Д7, 49С7. При использовании третьего цикла (триггер ЕС2 в I) сдвиг влево на I разряд производится в регистре Н, десятичное сложение - в регистрах З, Т, У и двоичное сложение (он же и счетчик) - в регистре Л.

Десятичный частичный результат на выходе из этого цикла содержится в регистрах Л, У, Т и З.

Так как здесь регистр Л используется как двоичный, то в этом регистре может получиться на выходе из цикла не десятичная цифра (0A-0F). Тогда производится корректировка содержимого регистра Л посредством двоичного сложения с константой 06.

49В8, 49С8. Четвертый цикл (триггер ЕС3 в I) выполняет сдвиг в регистре Д, десятичное сложение в регистрах З, Т, У, Л и двоичное сложение в регистре Н (регистр Н является и счетчиком). На выходе из цикла 4 десятичный результат содержится в регистрах Н, Л, У, Т, З, причем регистр Н может содержать как десятичную цифру, так и величину 0A-15. Если величина содержимого регистра Н находится в диапазоне 0A-0F, то она двоично складывается с константой 06 корректировки. Если содержимое регистра Н находится в промежутке 10-15, то корректировка его производится посредством десятичного сложения с константой 06.

Окончательный десятичный результат находится на регистрах Д, Л, У, Т и З.

49С9. Последний блок выполнения микропрограммы, независимо от выполняемых циклов, - блок загрузки десятичного результата с регистров Д, Л, У, Т, З в оперативную память по адресу 02.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Адресный регистр основной памяти
Т У Д Л З Н	- R10010 KO $R_1 X_2$ =	Рабочие регистры, в которых происходит сдвиг байта исходного числа и получаются десятичные цифры

Регистры и триггеры	Исходное состояние	Назначение
ПКФ БС2 БС3	0 0	Индикаторы количества значащих байтов в исходном числе: ПКФ=I-количество значащих цифр I БС2=I-количество значащих цифр 2 БС3=I-количество значащих цифр 3
БС4	0	Организация получения дополнения исходного числа. Организация выхода из микропрограммы

## 12.3. Микропрограмма RX4F

Команды

Название	Мнем.	Формат				Вход	Время	
			байт 1	байт 2	байт 3	байт 4		
ПРЕОБРАЗОВАНИЕ В ДВОИЧНУЮ	CVB	RX	4F	R <sub>I</sub> X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I3E	32+26D

Операнды. Упакованное десятичное число, расположенное в поле основной памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ . Длина поля равна двойному слову.

Результат. Число с фиксированной запятой в общем регистре R<sub>I</sub>, являющееся изображением десятичного числа в двоичной системе счисления. Отрицательные числа представляются в дополнительном коде. Наименьшее десятичное число, которое может быть помещено в общий регистр, равно 2147483648, наибольшее - 2147483647. Для любого десятичного числа, выходящего за указанные пределы, в регистр помещаются 32 младших разряда числа с фиксированной запятой.

Признак результата остается без изменения.

Прерывания. Спецификация: адрес основной памяти  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  не кратен 8. Данные: код цифры не соответствует кодам 000-1001 или код знака отличен от кодов 1010-1111. Деление с фиксированной запятой: десятичное число не может быть точно представлено в общем регистре в форме числа с фиксированной запятой. Адресация. Защита памяти по чтению.

Алгоритм. Перевод числа из десятичной системы счисления в двоичную осуществляется по формуле

$$(\dots(0+X_k) 10+X_{k+1}) 10+\dots + X_{14}) 10 + X_{15},$$

где X<sub>k</sub> - старшая отличная от нуля цифра десятичного числа;  
K = 0; I ... I4.

Диаграмма алгоритма. Выделение десятичных цифр X<sub>k</sub> реализовано пересылкой десятичных цифр, прочитанных из основной памяти, по одной в младшие четыре разряда регистра D (блок 50C2). Исключение составляет самая старшая значащая цифра, которая непосредственно двоично добавляется к нулевому содержимому общего регистра (блок 50A2). Засылкой цифр с регистров H и Z в регистр D управляют триггеры БС2 и БС3:

- БС3, БС2 - засыпаются старшие разряды H;
- БС3, ИБС2 - засыпаются младшие разряды H;
- ИБС3, ИБС2 - засыпаются старшие разряды Z;
- ИБС3, БС2 - засыпаются младшие разряды Z.

После засылки в регистр Д разрядов регистра З каждого полуслова уменьшается на единицу значение счетчика (регистр П) полуслов операнда.

Умножение на  $10_{(10)}$  частичного результата, находящегося в регистре  $R_I$ , происходит по формуле:

$$\langle R_I \rangle \cdot 8 + \langle R_I \rangle \cdot 2,$$

где  $\langle R_I \rangle$  – содержимое регистра  $R_I$  в следующей последовательности. Содержимое регистра  $R_I$  сдвигается на один разряд вправо и загружается в регистры Т, Ф, Е и Л (блок 50В2). Выдвинутый разряд запоминается в старшем разряде буфера перекоса (блок 50Д2). Затем происходит одновременное сложение содержимого регистра Д с перекошенным содержимым регистров Т, Ф, Е и Л и сдвигаемым на один разряд влево содержимым общего регистра  $R_I$  (блок 50С3).

Пример. Для простоты операнд и регистр  $R_I$  взяты длиной в один байт.

0001 1001	Десятичное число
0000 0001	Регистр $R_I$ после добавления старшей десятичной цифры
0000 0000	$\langle R_I \rangle$ , сдвинутое вправо на 1 разряд
1000	Буфер перекоса
0000 1001	Регистр Д
0000 0010	$\langle R_I \rangle$ , сдвинутое на 1 разряд влево
0001 0011	Результат

50В4. Выход из цикла перевода десятичных цифр происходит по нулевому значению регистра П. 50В5, 50В6. Так как в регистре  $R_I$  получается модуль двоичного числа без знака, то значение  $\geq 2^{31}$  при положительном операнде означает переполнение.

50С5, 50В7. Функцию косвенного индикатора переполнения выполняет пятый разряд регистра Л, основного – триггер ЕС5.

#### Регистры и триггеры

Регистры и триггеры	Состояние после выборки	Назначение
М Ф Е	Адрес следующей команды	Используются для запоминания второго и третьего сдвинутых на один разряд вправо байтов частичного результата (из $R_I$ )
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит адрес полуслов второго операнда
П Т У		Счетчик полуслов второго операнда (счет до четырех) Используется для запоминания сдвинутого на 1 разряд вправо старшего байта частичного результата (из $R_I$ ) Хранит адрес полуслов первого операнда ( $R_I$ )
Д	K0	Для хранения обрабатываемой десятичной цифры
Л	$R_I X_2$	Запоминается сдвинутый на 1 разряд вправо младший байт частичного результата (из $R_I$ ). Косвенный индикатор переполнения (разряд 5)

Регистры и триггеры	Состояние после выборки	Назначение
ЕС2	0	Управляют засыпкой одной из четырех цифр (02) с регистров Н и З в регистр Д.
ЕС3	0	Индикатор наличия переноса после сложения (х8) значения младшего байта частичного результата с десятичной цифрой
ЕС4	0	Индикатор переполнения; потери значащих цифр в процессе выполнения микропрограммы
ЕС5	0	

## I2.4. Микропрограмма PACK

### Команды

Название	Мнем.	Формат							Вход
			байт 1	байт 2	байт 3	байт 4	байт 5	байт 6	
УПАКОВАТЬ	PACK	SS	F2	L <sub>1</sub> L <sub>2</sub>	B <sub>1</sub>	D <sub>1</sub>	B <sub>2</sub>	D <sub>2</sub>	I85
РАСПАКОВАТЬ	UNPK	SS	F3	L <sub>1</sub> L <sub>2</sub>	B <sub>1</sub>	D <sub>1</sub>	B <sub>2</sub>	D <sub>2</sub>	I87

Время: I4 + 4 N<sub>1</sub>.

Операнды. Логическая информация переменной длины, расположенная в основной памяти в поле с адресом <B<sub>2</sub>> + D<sub>2</sub>. Длина поля L<sub>2</sub> + I байтов.

Результат. Младший байт операнда, в котором старшая и младшая тетрады меняются местами, заносится в младший байт поля результата (адрес поля результата <B<sub>1</sub>> + D<sub>1</sub>; длина поля результата L<sub>1</sub> + I байтов).

Для команды PACK старшие тетрады следующих байтов операнда игнорируются, а младшие тетрады записываются в байты поля результата по две тетрады в один байт.

Для команды UNPK обе тетрады следующих байтов операнда дополняются слева кодом в соответствии с I2-м разрядом ССП и записываются в байты поля результата.

Микропрограмма кончает работу формированием старшего байта результата. Если необходимо, операнд дополняется слева нулями. Тетрады операнда, не помещающиеся в поле результата, игнорируются.

Прерывания. Адресация. Защита памяти по записи и чтению.

Алгоритм. Каждый байт результата записывается в память сразу же, как только выбраны необходимые байты операнда.

Диаграмма алгоритма. 5IA5, 5IA7, 5IB5, 5IC5, 5IC7, 5ID5, 5ID7, 5IB7. Для выхода из циклов организованы счетчики длины первого и второго операнда. Счетчики занимают старшую и младшую тетраду регистра Л. Вычитание константы (I или 2) производится всегда из старших четырех разрядов счетчика, причем содержимое регистра Л при этом передается накрест.

Выход из цикла производится, когда после очередного вычитания константы появляется единица переноса (содержимое счетчика становится отрицательным).

## Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_1 \rangle + D_1 + L_1$	Хранит текущий адрес байтов поля результата
П Т У	$\langle B_2 \rangle + D_2 + L_2$	Хранит текущий адрес байтов операнда
Д	КО	Для запоминания байтов операнда. В УМРК используется для хранения кода зоны: F0 или 50
Л	$L_1 L_2$	Счетчик числа обработанных байтов операнда и полученных байтов результата
ЕС3	0	Индикатор четности адреса конца операнда: ОЕС3 – адрес четный, IEC3 – адрес нечетный
ЕС4	I	Индикатор четности адреса конца поля результата: ОЕС4 – четный, IEC4 – нечетный
ЕС5	I	Индикатор команды РАСК (IEC5) или УМРК (ОЕС5). В команде УМРК указывает вид зоны: IEC5 – зона "F", ОЕС5 – зона "5"

## 13. СТАНДАРТНАЯ СИСТЕМА КОМАНД. ОПЕРАЦИИ ПЕРЕКЛЮЧЕНИЯ СОСТОЯНИЯ

### 13.1. Микропрограмма МПРОГ

#### Команды

Название	Мнем.	Формат				Вход	Время
			байт 1	байт 2			
УСТАНОВИТЬ МАСКУ ПРОГРАММЫ	SPM	RR	04	R <sub>I</sub>		I48	7

Операнды. Новые признаки результата и маска программы, расположенные в разрядах 2-7 общего регистра R<sub>I</sub>.

Результат. Операнд замещает признак результата и маску программы в ССП.

Диаграмма алгоритма. См. диаграмму.

## Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
У	-	Хранит адрес операнда
Л	$R_I$ (в старшем полубайте)	
Д	КО	Рабочие регистры
БС6 БС7	Признак результата ССП	Заносится новый признак результата в ССП
ЛП 8С	Маска программы ССП	Заносится новая маска программы в ССП

### 13.2. Микропрограмма МСИСТ

#### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
УСТАНОВИТЬ МАСКУ СИСТЕМЫ	SSM	S1	80		$B_I$	$D_I$	I60	9

Операнды. Новая маска системы, расположенная в байте основной памяти по адресу  $\langle B_I \rangle + D_I$ .

Результат. Операнд замещает маску системы в ССП. В соответствии с разрядами 0,1,2 и 7 маски устанавливаются управляющие триггеры маски системы ССП БР0, БР1, БР2 и БР7.

Прерывания. Привилегированная операция: ВЧУ находится в состоянии "задача" (15-й разряд ССП равен 1).

Адресация. Защита памяти по чтению.

Диаграмма алгоритма. См. диаграмму.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_I \rangle + D_I$	Хранит адрес операнда
Л	-	
Д	КО	Рабочие регистры
БР0 БР1 БР2 БР7	Маска системы	Заносятся разряды 0,1,2,7 новой маски системы
ЛП 88	Маска системы ССП	Заносится новая маска системы

### I3.3. Микропрограмма СУПЕР

#### Команды

Название	Мнем.	Формат			Вход	Время
			байт 1	байт 2		
ОБРАЩЕНИЕ К СУПЕРВИЗОРУ	SVC	RR	0A	R <sub>1</sub> R <sub>2</sub>	I54	5

Операнды. Код прерывания, расположенный в байте 2 команды. Шестнадцатиричная константа 22 - адрес ячейки основной памяти, в которой хранится код прерывания старого ССП прерывания при обращении к супервизору.

Результат. Код прерывания засыпается в регистр Д. Нуль засыпается в регистр Л. Адрес ячейки основной памяти, равный 22, засыпается в регистр ГРИ ВЧУ. Передается управление микропрограмме ЗСССП по адресу 038.

Примечание. Микропрограмма ЗСССП записывает содержимое регистров Л и Д в разряды I6-3I старого ССП, которое сохраняется в памяти в процессе прерывания и формирует остальное содержимое старого ССП. Микропрограмма КЗССП загружает новое ССП прерывания при обращении к супервизору. Описания микропрограмм ЗСССП и КЗССП даны в Е13.055.001 ТОI.

Диаграмма алгоритма. См. диаграмму.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	-	Хранит адрес основной памяти (22)
Л	R <sub>1</sub> R <sub>2</sub>	В него засыпается 0
Д	K0	В него засыпается код прерывания

### I4. СТАНДАРТНАЯ СИСТЕМА КОМАНД. ОПЕРАЦИИ ПЕРЕСЫЛКИ

#### I4.1. Микропрограмма SI92

#### Команды

Название	Мнем.	Формат				Вход	Время	
			байт 1	байт 2	байт 3	байт 4		
ПЕРЕСЫЛКА	MVI	SI	92	I <sub>2</sub>	V <sub>1</sub>	D <sub>1</sub>	I65	4

Операнды. Восьмиразрядный байт, заданный в поле I<sub>2</sub> команды.

Результат. Восьмиразрядный байт, заданный в поле I<sub>2</sub> команды, записывается в основную память по адресу <V<sub>1</sub>> + D<sub>1</sub>.

Признак результата остается без изменения.

Алгоритм. В зависимости от четности адреса основной памяти одновременно с пересылкой операнда регенерируется нечетный (адрес – четный) или четный (адрес – нечетный) байты основной памяти.

Диаграмма алгоритма. После выборки команды MVI операнд уже находится в регистре L ВЧУ.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_2 \rangle + D_I$	Хранит адрес байта основной памяти
Л	$I_2$	Хранит $I_2$

#### 14.2. Микропрограмма SS

##### Команды

Название	Мнем.	Формат							Вход
			байт 1	байт 2	байт 3	байт 4	байт 5	байт 6	
ПЕРЕСЫЛКА	MVC	SS	$D_2$	L	$B_I$	$D_I$	$B_2$	$D_2$	I84

Время:  $I_4+2N$ , если оба адреса четные или нечетные;

$7+5N$  – в остальных случаях.

Операнды. Логическая информация переменной длины, расположенная в поле основной памяти по адресу  $\langle B_2 \rangle + D_I$ . Длина поля определяется полем L команды. Минимальная длина поля I байт ( $L=0$ ). Максимальная длина 256 байтов ( $L=255$ ).

Результат. Байты операнда переписаны в поле основной памяти по адресу  $\langle B_I \rangle + D_I$ .

Признак результата остается без изменения.

Прерывания. Адресация. Защита памяти по чтению и записи.

Алгоритм. Пересылка байтов операнда идет слева направо, начиная со старших байтов. Если адреса полей операнда и результата оба четные или нечетные, то пересылается сразу по два байта.

Диаграмма алгоритма. Так как чтение операндов из основной памяти происходит четно-нечетными парами байтов независимо от четности адресов, то это порождает четыре последовательности обработки операндов.

В микропрограмме имеются два основных цикла, которые реализуют случаи "чет-чет" и "нечет-чет". Случай "нечет-нечет" и "чет-нечет" используют соответственно первый или второй циклы после предварительной пересылки старшего байта.

58A4, 58B4, 58D6, 58E8. При переходе от положительных значений величины к отрицательным устанавливается в единицу триггер ПКФ.

##### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_I \rangle + D_I$	Хранит текущий адрес байтов результата
П Т у	$\langle B_2 \rangle + D_2$	Хранит текущий адрес байтов операнда

Регистры и триггеры	Исходное состояние	Назначение
Л	Л	Счетчик необработанных байтов
Д	-	Запоминание нечетного байта операнда
БС2	0	Рабочий индикатор при модификации адресов операндов и результата

## 14.3. Микропрограмма D3DI

Команды

Название	Мнем.	Формат							Вход
			байт 1	байт 2	байт 3	байт 4	байт 5	байт 6	
ПЕРЕСЫЛКА ЦИФР	MVN	SS	D1	L	B <sub>I</sub>	D <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I82
ПЕРЕСЫЛКА ЗОН	MVZ	SS	D3	L	B <sub>I</sub>	D <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I86

Время:  $20,5+3,5N$ , если адреса полей операндов оба четные или нечетные;  $16+5N$  - в остальных случаях.

Операнды. Оба операнда - логическая информация переменной длины. Адрес поля первого операнда -  $\langle B_1 \rangle + D_1$ . Адрес поля второго операнда -  $\langle B_2 \rangle + D_2$ . Длина полей определяется полем L команды. Максимальная длина полей 1 байт ( $L = 0$ ). Максимальная длина полей 256 байтов ( $L = 255$ ). Допустимо любое перекрытие полей.

Результат. Младшие (команда MVN) или старшие (команда MVZ) тетрады каждого байта первого операнда замещены младшими (команда MVN) или старшими (команда MVZ) тетрадами соответствующих байтов второго операнда.

Признак результата остается без изменения.

Прерывания. Адресация. Защита памяти по чтению и записи.

Алгоритм. Пересылка младших или старших тетрад байтов второго операнда в байты первого операнда происходит слева направо, начиная со старших байтов. Если адреса полей операндов оба четные или нечетные, то замещаются младшие (старшие) тетрады сразу двух байтов первого операнда.

Диаграмма алгоритма. Так как чтение операндов из основной памяти производится всегда четно-нечетными парами байтов, то это порождает четыре последовательности обработки операндов в зависимости от четности адресов полей операндов (блок 59C2).

В микропрограмме имеются два основных цикла, которые реализуют случаи "чет-чет" и "нечет-чет". Случай "нечет-нечет" и "чет-нечет" используют соответственно первый или второй циклы.

59A7, 59C5, 60B4, 60C5, 61B8, 61D8. При переходе от положительных значений величины L к отрицательным должен установиться в единицу триггер ПКФ.

59C1. Здесь же СЧАК запоминается в локальной памяти.

59B9. Предварительно СЧАК восстанавливается в регистре МФЕ.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_I \rangle + D_I$	Хранит текущий адрес байтов первого операнда

Регистры и триггеры	Исходное состояние	Назначение
П Т У	$\langle B_2 \rangle + D_2$	Хранит текущий адрес байтов второго операнда
М Ф Е	Адрес следующей команды	Не используются Счетчик количества необработанных байтов
Д Л	- L	Рабочие регистры, в которых запоминаются младшие или старшие тетрады байтов второго операнда
БС2	0	Используется при анализе на четность адресов полей операндов
БС3	0	Индикатор выполняемой команды: ОБС3 - MVZ, ИБС3 - MVN
БС4	0	Используется при модификации текущих адресов байтов операндов

## 14.4. Микропрограмма RINGO

Команда

Название	Мнем.	Формат								Вход
			байт 1	байт 2	байт 3	байт 4	байт 5	байт 6		
ПЕРЕСЫЛКА СО СДВИГОМ	MVO	ss	F <sub>1</sub>	L <sub>1</sub> L <sub>2</sub>	B <sub>1</sub>	D <sub>1</sub>	B <sub>2</sub>	D <sub>2</sub>	I83	

Время:  $9 N_I$ , если  $L_I \leq L_2$   
 $5+6 N_2+3 N_I$ , если  $L_I > L_2$ .

Операнды. Логическая информация переменной длины, расположенная в двух полях основной памяти с адресами  $\langle B_1 \rangle + D_1$  и  $\langle B_2 \rangle + D_2$  соответственно. Длина поля первого операнда равна  $L_I + I$ , длина поля второго операнда  $L_2 + I$ .

Результат. Младшие четыре разряда первого операнда пристраиваются в качестве младших разрядов ко второму операнду. Результат помещается в поле первого операнда. Значащие цифры второго операнда, не помещающиеся в поле первого операнда, игнорируются. Если надо, второй операнд дополняется нулями слева от старших разрядов.

Алгоритм. Поля операндов обрабатываются справа налево. Формирование байтов результата осуществляется путем сдвига второго операнда на четыре разряда влево.

Диаграмма алгоритма

В блоке 62В1 признаки устанавливаются следующим образом:

ГРИ	ПТУ	БС3	БС4
чет	чет	I	I
чет	нечет	I	0
нечет	чет	0	0
нечет	нечет	0	I

При формировании байтов результата используется режим перекоса.

Байт операнда берется из регистра  $H$ , если адрес его чётен, или из регистра  $z$ , если адрес его нечётен.

Запись байта результата происходит через регистр  $H$ , если адрес байта результата чётен, в противном случае, через регистр  $z$ .

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_1 \rangle + D_1 + L_1$	Хранит текущий адрес байтов первого операнда
П Т У	$\langle B_2 \rangle + D_2 + L_2$	Хранит текущий адрес байтов второго операнда
Л	$L_1 L_2$	Счетчик количества пересылаемых значащих байтов второго операнда
Д	КО	Буфер байта результата. Счетчик пересылки нулевых байтов
ЕС2	0	ИЕС2 – признак, определяющий, надо ли дополнить нулями первый операнд
ЕС3 ЕС4	0 I	Индикатор четности адресов байтов операндов

## 15. СТАНДАРТНАЯ СИСТЕМА КОМАНД. ОПЕРАЦИИ ПЕРЕХОДОВ

### 15.1. Микропрограмма ИСИСЧ

#### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ВЫПОЛНИТЬ	EX	RX	44	$R_1 X_2$	$B_2$	$D_2$	I28	I5+ время выполнения подчиненной команды
ПЕРЕХОД ПО СЧЕТЧИКУ	ВСТР	RR	06	$R_1 R_2$			I4C	
ПЕРЕХОД ПО СЧЕТЧИКУ	ВСТ	RX	46	$R_1 X_2$	$B_2$	$D_2$	I2C	

Операнды. Команда EX: константа модификации в разрядах 24–31 общего регистра  $R_1$ , если  $R_1 \neq 0$ ; адрес подчиненной команды, равный  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ ; продвинутый адрес команды EX в разрядах 40–63 ССП.

Команды ВСТР, ВСТ: счетчик – число с фиксированной запятой – в общем регистре  $R_1$ ; адрес перехода, расположенный в команде ВСТР в разрядах 8–31 общего регистра  $R_2$  (если  $R_2 \neq 0$ ), или равный  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  в команде ВСТ.

Результат. Команда EX. Код операции подчиненной команды заносится в регистр Д ВЧУ и в локальную память процессора по адресу 98, если подчиненная команда имеет формат SS. В регистре Л результат логического сложения разрядов 8-15 подчиненной команды с константой модификации или разряды 8-15 подчиненной команды, если  $R_1 = 0$ . Если подчиненная команда имеет формат, отличный от RR, то в регистр МФЕ процессора занесен адрес подчиненной команды, увеличенный на 2, а исходное значение МФЕ (продвинутый адрес команды EX) переписано в рабочую область локальной памяти по адресам 8D, 8E и 8F. Происходит передача управления микропрограмме выборки команд ВЫБОР по адресу, определяемому значением старшей тетрады кода операции подчиненной команды:

Старшая тетрада КО	Адрес микропрограммы ВЫБОР
0	IA9
I	0A3
2	0A4
3	0A4
4	0E7
5	0A6
6	0A7
7	0A7
8	0CC
9	0CC
D	IBA
F	IBE

Примечание. В микропрограмме ВЫБОР доводится до конца выборка подчиненной команды. В ССП возвращается продвинутый адрес команды EX и передается управление микропрограмме, реализующей соответствующую подчиненную команду. Таким образом, если команда, на которую указывает команда EX, представляет собой команду ПЕРЕХОДА с возвратом или если возникает прерывание, то будет запомнен продвинутый адрес и код длины команды EX. Если команда EX указывает на команду перехода и условия перехода удовлетворены, то продвинутый адрес команды EX в ССП будет замещен адресом перехода указанной команды.

Команды ВСТР, ВСТ. Значение счетчика уменьшено на единицу, новое значение счетчика проверяется на равенство нулю. Заносится адрес перехода в разряды 40-63 ССП, если новое значение счетчика не нуль. В команде ВСТР, если  $R_1 = R_2$ , в качестве адреса перехода будет взято исходное значение общего регистра; если же  $R_2 = 0$ , то адрес в ССП не меняется.

Прерывания. (Возможны только при выполнении команды EX).

Спецификация: адрес подчиненной команды  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  не кратен 2.

Некорректность команды ВЫПОЛНИТЬ: подчиненной командой является тоже команда EX.

Операция: старшая тетрада кода операции подчиненной команды равна А, В, С или Е. Эти коды операций не соответствуют никакой операции.

Адресация. Защита памяти по чтению.

Алгоритм. Выполнение команд ВСТР, ВСТ и команды EX происходит совершенно независимо, то есть различными микрокомандами.

Диаграмма алгоритма. См. диаграмму.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Команда EX M Φ E	40-63 разряды ССП	В него засыпается адрес подчиненной команды

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит адрес подчиненной команды
Т		Рабочий регистр
Л	$R_I X_2$	Разряды (или промодифицированные разряды) 8-15 подчиненной команды
Д	КО команды ЕХ	КО подчиненной команды
ЕС2	0	Для всех форматов, кроме КК, ЕС2 – признак подчиненной команды при переходе к микро-программе ВЫБОР
<u>Команды ВСТР. ВСТ</u>		
М Ф Е	40-63 разряды ССП	В него засыпается адрес перехода
Г Р И	ВСТ: $\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит адрес перехода
ЕС2	0	ЕС2 – признак команды ВСТ

## 15.2. Микропрограмма ИНДЕК

Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ПЕРЕХОД ПО ИНДЕКСУ "БОЛЬШЕ"	BXH	RS	87	$R_I R_3$	$B_2$	$D_2$	I6C	28
ПЕРЕХОД ПО ИНДЕКСУ "МЕНЬШЕ" ИЛИ РАВНО"	BXLE	RS	86	$R_I R_3$	$B_2$	$D_2$	I6E	28

Операнды. Индекс – число с фиксированной запятой, расположенное в общем регистре  $R_I$ .

Приращение – число с фиксированной запятой, расположенное в общем регистре  $R_3$ .

Константа сравнения – число с фиксированной запятой, расположенное в общем регистре  $R_3$ , если  $R_3$  – нечетно, или в общем регистре с номером  $R_3 + I$ , если  $R_3$  – четно.

Адрес перехода, равный  $\langle B_2 \rangle + D_2$ .

Результат. Новое значение индекса, равное алгебраической сумме исходного значения и приращения.

Сравнение нового значения индекса с константой. Если общие регистры индекса и константы совпадают, то в качестве константы берется исходное значение индекса.

Занесение адреса перехода в разряды 40-63 ССП, если новое значение индекса больше константы (BXH) или меньше, или равно константе (BXLE). В остальных случаях состояние ССП не изменяется.

Алгоритм. Сравнение с константой осуществляется параллельно с вычислением нового значения индекса и реализовано вычитанием нового значения индекса из константы. Переполнение, возникающее при сложении индекса с приращением, игнорируется.

Диаграмма алгоритма. Вычитание индекса из константы (блок 66A2) выполняется по косвенной функции (-). Триггеры ТЗН и ПЕР определяют результат этого вычитания.

ПЕР	ТЗН	Результат
0	0	Константа больше индекса
0	1	Константа меньше индекса
1	0	Константа меньше индекса
1	1	Константа больше индекса

### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
М Ф Е	Разряды 40–63 ССП	В него заносится адрес перехода
Г Р И	$\langle B_2 \rangle + D_2$	Хранит адрес перехода
Т	-	Используется в качестве адресного регистра
У	-	Хранят сформированные байты индекса
Д	K0	Хранит сформированный байт индекса
ЕС2	0	Индикатор окончания вычисления индекса
ЕС3	0	0 – BXH, 1 – BXLE

### I5.3. Микропрограмма В03ВР

#### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ПЕРЕХОД С ВОЗВРАТОМ	BALR	RR	05	R <sub>1</sub> R <sub>2</sub>			I4A	22
ПЕРЕХОД С ВОЗВРАТОМ	BAL	RX	45	R <sub>1</sub> X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I2A	15

Операнды. Первый операнд: правые 32 разряда ССП, содержащие код длины команды, признак результата, маску программы и адрес команды BALR или BAL, увеличенный соответственно на 2 или на 4. (Если команды являются подчиненными команде ВЫПОЛНИТЬ, то код длины команды в ССП будет 10, а адрес команды – это адрес команды ВЫПОЛНИТЬ, увеличенный на 4).

Второй operand: адрес перехода, находящийся в разрядах с 8 по 31 общего регистра R<sub>2</sub>, если R<sub>2</sub> ≠ 0 (BALR), или равный  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  (BAL).

Результат. Первый operand (разряды ССП) записывается в общий регистр R<sub>1</sub>. В разряды ССП, с 40 по 63, записывается второй operand (адрес перехода). Если в команде BALR R<sub>1</sub> = R<sub>2</sub>, то в ССП будет записано начальное содержимое разрядов 8–31 регистра R<sub>2</sub>. Содержимое ССП не изменяется, если в команде BALR R<sub>2</sub> = 0.

Алгоритм. Для команды формата RR перед запоминанием информации возврата читается и запоминается на регистрах адрес перехода. Затем для обеих команд формируется информация возврата, состоящая из кода условия, кода длины команды, маски программы и продвинутого адреса команды.

Диаграмма алгоритма. См. диаграмму.

Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
М Ф Е	ССП разряды 40-63	В него засыпается адрес перехода
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$ для RX	Хранит адрес перехода
Т		Используется при формировании информации возврата
У Д	КО	Используются в качестве адресных регистров при обращении к ЛП
ЕС2	0	Признак формата выполняемой команды: 0 - RR 1 - RX
ЕС6 ЕС7	Признак результата	Признак результата
ЛП 8С 98	Маска программы Длина команды	Маска программы Длина команды

#### 15.4. Микропрограмма УСЛОВ

Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
УСЛОВНЫЙ ПЕРЕХОД	BCR	RR	07	M <sub>I</sub>	R <sub>2</sub>			II
УСЛОВНЫЙ ПЕРЕХОД	BC	RX	47	M <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	II

Операнды. Признак результата, находящийся в разрядах 34, 35 ССП. Маска, содержащаяся в поле M<sub>I</sub> команд. Разряды маски, равные единице, указывают на необходимость проверки признака результата на определенные значения в соответствии с табл. 20.

Таблица 20

Поле маски	Признак результата
I000	0
0I00	1
00I0	2
000I	3

Например, маска 0I0I указывает на проверку признака результата на равенство единице или троем.

Адресс перехода, содержащийся в разрядах с 8 по 31 общего регистра R<sub>2</sub> (BCR), если R<sub>2</sub> ≠ 0, или равный  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  (BC).

Результат. Если признак результата совпадает хотя бы с одним из проверяемых его значений, то адрес перехода записывается в разряды 40–63 ССП.

Если все биты маски равны нулю или признак результата не совпадает ни с одним из проверяемых его значений, то ССП не изменяется.

Алгоритм. По значению признака результата проверяется равенство единице соответствующего разряда маски.

Диаграмма алгоритма. Ветвление по признаку результата реализовано функциональным переходом.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
М Ф Е	Разряды 40–63 ССП	Заносится адрес перехода
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$ для ВС	Адрес перехода для команды ВСР
Л	Для RR – $M_I R_2$ ; для ЕХ – $M_I X_2$	Хранит $M_I R_2$ или $M_I X_2$
Д	К0	В нем формируется информация для функционального перехода
БС2	0	Индикатор формата команды. 0 – RR 1 – RX
БС6 БС7	Признак результата	Признак результата

## 16. СТАНДАРТНАЯ СИСТЕМА КОМАНД. ОПЕРАЦИИ СДВИГОВ

### 16.1. Микропрограмма SHIFT

#### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
СДВИГ ВПРАВО КОДОВ	SRL	RS	88	R <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I70	38
СДВИГ ВЛЕВО КОДОВ	SLL	RS	89	R <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I72	41
СДВИГ ВПРАВО	SRA	RS	8A	R <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I74	40
СДВИГ ВЛЕВО	SLA	RS	8B	R <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I76	48
СДВИГ ВПРАВО ДВОЙНОЙ КОДОВ	SRDL	RS	8C	R <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I78	66
СДВИГ ВЛЕВО ДВОЙНОЙ КОДОВ	SLDL	RS	8D	R <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I7A	66
СДВИГ ВПРАВО ДВОЙНОЙ	SRDA	RS	8E	R <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I7C	69
СДВИГ ВЛЕВО ДВОЙНОЙ	SLDA	RS	8F	R <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I7E	79

Операнды. Число с фиксированной запятой длиной в слово (команды SRA и SLA) или длиной в двойное слово (команды SRDA, SLDA).

Логическая информация длиной в слово (команды SRL и SLL) или длиной в двойное слово (команды SRDL и SLDL).

Операнд длиной в слово располагается в общем регистре с номером R<sub>1</sub>, операнд длиной в двойное слово занимает четно-нечетную пару общих регистров с номером четного регистра, равным R<sub>1</sub>. Величина сдвига определяется шестью младшими разрядами адреса  $\langle B_2 \rangle + D_2$ .

Результат. В командах SRL (SRDL) и SLL (SLDL) исходная логическая информация, сдвинутая соответственно влево или вправо на количество разрядов, определяемых величиной сдвига. Разряды, выдвигаемые за пределы регистра (пары регистров) теряются. Освобождаемые разряды заполняются нулями. Признак результата остается без изменения.

В командах SRA (SRDA) и SLA (SLDA) знаковый разряд исходного числа в сдвигах не участвует. Освобождаемые разряды заполняются при сдвиге вправо значением знакового разряда, а при сдвиге влево - нулями. Если при сдвиге влево среди выдвинутых разрядов есть хотя бы один, отличный от знакового, то это означает переполнение. Признак результата принимает значения:

- 0, если результат равен нулю;
- 1, если результат меньше нуля;
- 2, если результат больше нуля;
- 3, если имеет место переполнение.

Прерывания. Переполнение с фиксированной запятой: при выполнении команды SLA или SLDA произошло переполнение. Операция завершается. Спецификация: в командах SRDL, SLDL, SRDA и SLDA значение R<sub>1</sub> нечетное. Операция подавляется. Операнды в памяти не изменяются.

Алгоритм. Если величина сдвига превышает 15, то производятся вначале сдвиги всего операнда на 16 разрядов до тех пор, пока величина сдвига не станет  $\leq 15$ .

Сдвиги на величину  $\leq 15$  осуществляются по табл. 2I.

Таблица 2I

Величина сдвига	Сдвиг влево	Сдвиг вправо
0000		
0001	(IL)	(IR)
0010	(IL) + (IL)	(4L·IL·8R) + (IL)
0011	(4L) + (IR)	(4L·IL·8R)
0100	(4L)	(4L·8R)
0101	(4L·IL)	(4L·8R)+(IR)
0110	(4L·IL)+(IL)	(IL·8R)+(IL)
0111	(8L)+(IR)	(IL·8R)
1000	(8L)	(8R)
1001	(8L·IL)	(8R)+(IR)
1010	(8L·IL)+(IL)	(4L·IL·16R)+(IL)
1011	(4L·8L)+(IR)	(4L·IL·16R)
1100	(4L·8L)	(4L·16R)
1101	(4L·IL·8L)	(4L·16R)+(IR)
1110	(4L·IL·8L)+(IL)	(16R)+(IL)+(IL)
1111	(16L) + (IR)	(16R) + (IL)

L означает сдвиг влево, R - сдвиг вправо. Выражение в круглых скобках означает одновременность выполнения сдвига. Например, (4L·IL) + (IL) означает, что выполняется сдвиг на 5 разрядов влево, а затем еще на разряд.

Если нужен добавочный сдвиг ((IL) или (IR)), то его направление указывает младший разряд двоичного числа, записанного в первом столбце табл. 2I.

I - добавочный сдвиг вправо,

O - добавочный сдвиг влево.

Иключение составляет сдвиг вправо на 15 разрядов.

Диаграмма алгоритма. Настройка подпрограмм 72EI, 72E3, 72E5, 73EI, 73E3, 73E5 на выполнение соответствующего сдвига осуществляется установкой косвенных функций "транзит" или "сдвиг влево". В подпрограммах 72EI, 72E5, 73EI, 73E5 используется режим перекоса.

Сдвиги на 16 и 8 разрядов производятся путем переадресации байтов общего регистра.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_2 \rangle + D_2$	Счетчик сдвигов на 16 Рабочий регистр Хранит величину сдвига
Т У		Рабочие регистры
Д	K0	Рабочий регистр (адресный)
Л	R <sub>I</sub>	Хранит R <sub>I</sub>
БС2	0	IBC2 - указатель добавочного сдвига
БС3	0	IBC3 - указатель команд SRA, SEDA, SLA, SLDA (арифметический сдвиг)
БС4	0	IBC4 - указатель сдвигов на I5L, I4R, I5R, (блоки 71Д1, 70Д8). Используется также для организации циклов (см. блоки 71А5, 72EI, 72E3, 73E5, 73EI, 73E3, 73E5)
БС5	0	IBC5 - указатель команд SRDL, SLDL, SRDA, SLDA (двойное слово)
БС6		Для команд, устанавливающих признак результата:
БС7		IBC7 - указатель знака операнда (IBC7 - знак операнда +). Для команд арифметического сдвига влево IBC6 указатель переполнения
НДД	0	ИНДД - указатель команд SLL, SLA, SLDL, SLDA (сдвиг влево)
ППФ		Используется при организации циклов наряду с БС4

## I7. СТАНДАРТНАЯ СИСТЕМА КОМАНД. ОПЕРАЦИИ СРАВНЕНИЯ И ПРОВЕРКИ

### I7.1. Микропрограмма CRRR

#### Команды

Название	Мнем.	Формат			Вход	Время
			Байт 1	Байт 2		
СРАВНЕНИЕ	CR	RR	I9	R <sub>I</sub> R <sub>2</sub>	II2	I2

Операнды. Два числа с фиксированной запятой длиной в слово, расположенные в общих регистрах с номерами R<sub>I</sub> и R<sub>2</sub>.

Результат. Установка признака результата:

- 0 - числа равны;
- 1 - первое число меньше второго;
- 2 - первое число больше второго.

Алгоритм. Сравнение чисел осуществляется вычитанием. Второе число двоично вычитается из первого. Если разность равна нулю, то числа равны; если разность меньше нуля, то первое число меньше второго; если разность больше нуля, то первое число больше второго.

Диаграмма алгоритма. Вычитание операндов (блок 75С1) реализовано с помощью косвенной функции "-".

В результате вычитания чисел может произойти переполнение. Если переполнение возникло, то полученный знак разности отличается от истинного. Для получения истинного знака разности, который совпадает со знаком первого операнда, старший байт первого операнда складывается с нулем с помощью прямой функции "+". Тем самым гасится и переполнение. Затем признак результата формируется установкой K1.

Пример (для простоты взят один байт).

0100	0000	Первое число
1001	0000	Второе число
Вычитание:		
0111	0000	двоичное дополнение второго числа
+0100	0000	Сложение,
1011	0000	
1011	0000	Результат. Имеет место переполнение. Знак неверен
+0100	0000	Знак верен. Переполнение погашено
0100	0000	

2

Признак результата: первое число больше второго

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
И	R <sub>2</sub> 0010	Хранит текущий адрес второго числа
У	R <sub>1</sub> 0010	Хранит текущий адрес первого числа
Д	Код операции	Хранит нечетный байт второго числа
Л	R <sub>1</sub> R <sub>2</sub>	Хранит четный байт второго числа
БС2	0	Индикатор конца операции: 1 - конец операции
Н	<R <sub>2</sub> 0010>	Информационный регистр
З	<R <sub>2</sub> 0011>	Информационный регистр

#### I7.2. Микропрограмма CRX

##### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
СРАВНЕНИЕ	C	RX	59	R <sub>1</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I33

Операнды. Два числа с фиксированной запятой длиной в слово. Первое число расположено в общем регистре с номером  $R_I$ . Второе - в оперативной памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ .

Результат. Установка признака результата:

0 - числа равны;

1 - первое число меньше второго;

2 - первое число больше второго.

Прерывания. Адресация. Защита по чтению. Спецификация: адрес второго числа не кратен 4 (реализовано в микропрограмме ВЫБОР).

Алгоритм. Сравнение чисел осуществляется вычитанием. Второе число двоично вычитается из первого. Если разность равна нулю, то числа равны; если разность меньше нуля, то первое число меньше второго; если разность больше нуля, то первое число больше второго.

Диаграмма алгоритма. Вычитание операндов (блок 76С1) реализовано с помощью косвенной функции "-". В результате вычитания чисел может произойти переполнение. Если переполнение возникло, то полученный знак разности отличается от истинного. Для получения истинного знака разности, который совпадает со знаком первого операнда, старший байт первого операнда складывается с нулем при помощи функции "+". Тем самым гасится и переполнение. Затем признак результата формируется установкой КУ1 (блок 76С3).

Пример (для простоты взят один байт).

0100	0000	Первое число
1001	0000	Второе число
		Вычитание:
0111	0000	двоичное дополнение второго числа
+0100	-0000	
<u>0111</u>	<u>0000</u>	Сложение
1011	0000	
1011	0000	Результат. Имеет место переполнение. Знак неверен
+0100	0000	
<u>0000</u>	<u>0000</u>	
0100	0000	Знак верен. Переполнение погашено
2		Признак результата: первое число больше второго

### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
И	$R_2 0010$	Хранит текущий адрес второго числа
У	$R_I 0010$	Хранит текущий адрес первого числа
Д	Код операции	Хранит нечетный байт первого числа
Л	$R_I X_2$	Хранит четный байт первого числа
БС2	0	Индикатор конца операции: 1 - конец операции

### I7.3. Микропрограмма CHRX

#### Команды

Название	Мнем.	Формат				Вход	Время	
			байт 1	байт 2	байт 3	байт 4		
СРАВНЕНИЕ ПОЛУСЛОВА	CH	RX	49	$R_I$	$X_2$	$B_2$	$D_2$	I32 II

Операнды. Первый операнд – число с фиксированной запятой длиной в слово, расположенное в общем регистре с номером  $R_I$ . Второй операнд – число с фиксированной запятой длиной в полуслово, расположенное в оперативной памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ .

Результат. Установка признака результата:

- 0 – числа равны;
- 1 – первое число меньше второго;
- 2 – первое число больше второго.

Прерывания. Адресация. Защита по чтению. Спецификация: адрес полуслова не кратен 2.

Алгоритм. Сравнение чисел осуществляется вычитанием. Второе число двоично вычитается из первого. Если разность равна нулю, то числа равны; если разность меньше нуля, то первое число меньше второго; если разность больше нуля, то первое число больше второго.

Перед вычитанием длина второго числа увеличивается до получения полного слова, при этом старшим 16 разрядам полученного слова присваивается значение знакового разряда.

Диаграмма алгоритма. Вычитание числа (блок 77Д3) реализовано с помощью косвенной функции "-". В результате вычитания чисел может произойти переполнение. Если оно возникло, по полученный знак разности отличается от истинного. Для получения истинного знака разности, который совпадает со знаком первого операнда, полученный результат складывается с нулем с помощью прямой функции "+". Тем самым гасится и переполнение. Затем признак результата формируется установкой KVI (блок 77Д5).

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит текущий адрес второго операнда
У	$R_I 0010$	Хранит текущий адрес первого операнда
Д	Код операции	Хранит нечетный байт второго операнда
Л	-	Хранит четный байт второго операнда
ЕС2	0	Индикатор конца операции: 1 – конец операции
ЕС5	0	Индикатор значения знакового разряда полуслова: 0 – разряд = 0 1 – разряд = 1

#### I7.4. Микропрограмма CLR

##### Команды

Название	Мнем.	Формат			Вход	Время
			байт 1	байт 2		
СРАВНЕНИЕ КОДОВ	CLR	RR	I5	$R_I$	$R_2$	IOA 5+3B

Операнды. Оба операнда – целые двоичные числа в прямом коде без знака длиной в слово, расположенные в общих регистрах с номерами  $R_I$  и  $R_2$ .

Результат. Установка признака результата:

- 0 – операнды равны;
- 1 – первый операнд меньше;
- 2 – первый операнд больше.

Регистры и триггеры	Исходное состояние	Назначение
ЕС2	0	Индикатор конца операции: 0 – конец операции в случае совпадения всех байтов

## I7.5. Микропрограмма CLRX

Команды

Название	Мнем.	Формат					Вход	Время	
			байт 1	байт 2	байт 3	байт 4			
СРАВНЕНИЕ КОДОВ	CL	RX	55	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I2B	7+2B 7, если B = I

Операнды. Оба операнда – целые двоичные числа в прямом коде без знака длиной в слово. Первый операнд расположен в общем регистре с номером R<sub>I</sub>. Второй – в основной памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ .

Результат. Установка признака результата:

- 0 – операнды равны;
- 1 – первый операнд меньше;
- 2 – первый операнд больше.

Прерывания. Адресация. Защита по чтению. Спецификация: адрес  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  не кратен 4 (реализовано в микропрограмме ВЫБОР).

Алгоритм. Сравнение операндов осуществляется слева направо, начиная со старших байтов. Байт второго операнда двоично вычитается из байта первого операнда. Если результат больше нуля, то первый операнд больше второго; если результат меньше нуля, то первый операнд меньше второго. Если результат равен нулю, то происходит вычитание следующих байтов и т.д.

Примеры (для простоты взяты два байта).

1.	1111 1110 0001 0010 1011 1110 0111 0111	Первый операнд Второй операнд
a)	$\begin{array}{r} 1111 1110 \\ -1011 1110 \\ \hline 0100 0000 \end{array}$	Результат первого вычитания больше нуля, значит первый операнд больше второго
2.	0101 0111 1111 1110 0101 0111 1111 1111	Первый операнд Второй операнд
a)	$\begin{array}{r} 0101 0111 \\ -0101 0111 \\ \hline 0000 0000 \end{array}$	Результат первого вычитания равен нулю, необходимо сравнение следующих байтов
b)	$\begin{array}{r} 1111 1110 \\ -1111 1111 \\ \hline \text{(перенос)} \quad 1111 1111 \end{array}$	Результат меньше нуля, значит первый операнд меньше второго

Диаграмма алгоритма. Вычитание байтов операндов реализовано с помощью косвенной функции "—" в два этапа. На первом этапе (блоки 79С1, 79С3) операция выполняется над байтами операндов. Если ТРКФ ≠ 0, то для получения верного результата эта же функция выполняется дополнительно над нулевыми байтами (блок 79Д5).

Пример (для простоты взят один байт).

00II	IIII	Первый операнд
II00	I00I	Второй операнд
00II	0III	Первый этап вычитания: двоичное дополнение второго операнда (ТРКФ=0).
+00II	IIII	Сложение
0III	0II0	Результат выполнения функции АЛУ над байтами операндов (ТРКФ=1).
IIII	IIII	В действительности второй операнд больше первого
IIII	IIII	Второй этап вычитания: обратный код нуля (т.к. ТРКФ установится в единицу).
+0000	0000	Сложение
IIII	IIII	Результат второго этапа
IIII	IIII	0III 0II0
		Результат вычитания

### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранит текущий адрес второго операнда
У	R <sub>I</sub> 0010	Хранит текущий адрес первого операнда
Д	Код операции	Хранит четный байт второго операнда
Л	R <sub>I</sub> X <sub>2</sub>	Хранит нечетный байт второго операнда
ЕС4	I	Индикатор конца операции: 0 - конец операции в случае совпадения всех байтов
Н	$\langle\langle X_2 \rangle + \langle B_2 \rangle + D_2 \rangle$	Информационный регистр
З	$\langle\langle X_2 \rangle + \langle B_2 \rangle + D_2 + I \rangle$	Информационный регистр

### I7.6. Микропрограмма CLSI

#### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
СРАВНЕНИЕ КОДОВ	CLI	S <sub>I</sub>	95	I <sub>2</sub>	B <sub>I</sub>	D <sub>I</sub>	I6B	5

Операнды. Оба операнда – целые двоичные числа длиной в байт в прямом коде без знака. Первый операнд находится в основной памяти по адресу  $\langle B_I \rangle + D_I$ . Второй – непосредственно в команде, в поле  $I_2$ .

Результат. Установка признака результата:

- 0 - операнды равны;
- 1 - первый операнд меньше;
- 2 - первый операнд больше.

Прерывания. Адресация. Защита по чтению.

Алгоритм. Байт второго операнда двоично вычитается из байта первого операнда. Если результат больше нуля, то первый операнд больше второго; если результат меньше нуля, то первый операнд меньше второго. Если результат равен нулю, то операнды равны.

Примеры (для простоты взят один байт).

1.	III IOII	III IIIO	Первый операнд Второй операнд
	- IIII - IOII	IIIO	
	0100	0000	Результат вычитания больше нуля, значит первый операнд больше второго
2.	OIOI OIOI	OIII OIII	Первый операнд Второй операнд
	- OIOI - OIOI	OIII OIII	
	0000	0000	Результат равен нулю, значит операнды равны

Диаграмма алгоритма. Вычитание байтов операндов реализовано с помощью косвенной функции "-" в два этапа. На первом этапе (блок 80С1) операция выполняется над байтами операндов. На втором этапе для получения верного результата эта же функция выполняется дополнительно над нулевыми байтами (блок 80С2).

Пример. (Для простоты взят один байт).

0011	III	Первый операнд
1100	I00I	Второй операнд
	+ 0011	Первый этап вычитания: двоичное дополнение второго операнда
0011	0III	
0011	III	Сложение
0011	0010	Результат выполнения функции АЛУ над байтами операндов
1100	III	Второй этап вычитания: обратный код нуля (т.к. ТПКФ устанавливается в единицу)
0000	0000	
+ 0000	III	Сложение
1100	III	Результат второго этапа
1100	0III	Результат вычитания. Первый операнд меньше второго.

### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_I \rangle + D_I$	Хранит адрес основной памяти
Л	$I_2$	Хранит $I_2$

## 17.7. Микропрограмма CLCSS

### Команды

Название	Мнем.	Формат							Вход	Время
		байт 1	байт 2	байт 3	байт 4	байт 5	байт 6			
СРАВНЕНИЕ КОДОВ	CLC	SS	D5	L	B <sub>1</sub>	D <sub>1</sub>	B <sub>2</sub>	D <sub>2</sub>	18A	44-5B

Операнды. Два поля байтов одинаковой длины. Адрес первого поля – D<sub>1</sub> + <B<sub>1</sub>>. Адрес второго поля – D<sub>2</sub> + <B<sub>2</sub>>. Длина полей определяется полем L команды: минимальная длина полей – 1 байт (L=0); максимальная длина полей – 256 байтов (L=255).

Оба операнда рассматриваются как целые двоичные числа в прямом коде без знака.

Результат. Установка признака результата: 0 – операнды равны; I – первый операнд меньше; 2 – первый операнд больше.

Прерывания. Адресация. Защита по чтению.

Алгоритм. Сравнение операндов осуществляется слева направо, начиная со старших байтов. Байт второго операнда двоично вычитается из байта первого операнда. Если результат больше нуля, то первый операнд больше второго; если результат меньше нуля, то первый операнд меньше второго. Если результат равен нулю, то происходит вычитание следующих байтов и т.д.

Примеры (для простоты взяты два байта).

1. IIII IIIIO 000I 00IO  
IOII IIIIO OIII OIII  
Первый операнд  
Второй операнд

a) IIII IIIIO  
IOII IIIIO  
0I00 0000  
Первый операнд  
Второй операнд

Результат первого вычитания больше нуля, значит первый операнд больше

2. OIOI OIII IIII IIIIO  
OIOI OIII IIII IIII  
Первый операнд  
Второй операнд

a) OI0I OIII  
OI0I OIII  
0000 0000  
Первый операнд  
Второй операнд

Результат первого вычитания – нуль, необходимо сравнение следующих байтов

б) IIII IIIIO  
IIII IIII  
(перенос) IIII IIII  
Первый операнд  
Второй операнд

Результат меньше нуля, значит первый операнд меньше

Диаграмма алгоритма. Так как чтение операндов из памяти производится четно-нечетными парами байтов независимо от четности адреса, то это порождает четыре последовательности обработки операндов в зависимости от четности адресов (блоки 8IB1, 8IC1, 8ID1).

Вычитание байтов операндов, рассматриваемых как положительные двоичные числа, реализовано с помощью косвенной функции АЛУ (-) в два этапа.

На первом этапе (блоки 8IA1, 8IA7, 8IB2, 8IB4, 8ID2, 8IE1) операция АЛУ выполняется над байтами операндов.

Если ТРКФ ≠ 0, то для получения верного результата эта же функция АЛУ выполняется дополнительно над нулевыми байтами (блоки 8IA3, 8IC3, 8IC9).

Пример (для простоты взят один байт).

00II IIII  
II00 IOOI  
Первый операнд  
Второй операнд

0011 0111

Первый этап вычитания:  
дополнительный код ( $\text{ТКФ}=0$ ).

+0011 0111

Сложение

0111 0110

Результат выполнения функции АЛУ над байтами операндов  
 $\text{ТКФ}=1$

1111 1111

В действительности второй операнд больше первого

+0000 0000

Второй этап вычитания: обратный код нуля (т.к.  $\text{ТКФ}$  ус-  
становится в единицу).

1111 1111

Сложение

1111 1111

Результат второго этапа

1111 1111 0111 0110

Результат вычитания

### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_I \rangle + D_I$	Хранит текущий адрес байтов первого операнда
П Т У	$\langle B_2 \rangle + D_2$	Хранит текущий адрес байтов второго операнда
Л	L	Индикатор конца операции
Д	-	Хранит нечетный байт второго операнда

### I7.8. Микропрограмма TMSI

#### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ПРОВЕРИТЬ ПО МАСКЕ	TM	S1	9I	I <sub>2</sub>	B <sub>I</sub>	D <sub>I</sub>	I63	5

Операнды. Первый operand – логическая информация длиной в байт, расположенная в основной памяти по адресу  $\langle B_I \rangle + D_I$ . Второй operand – логическая информация длиной в байт, расположенная непосредственно в команде в поле  $I_2$ , используется как восьмиразрядная маска, т.е. разряд этого байта, равный единице, указывает на то, что соответствующий разряд байта в памяти выбирается для анализа. Если разряд маски равен нулю, то соответствующий разряд байтов памяти игнорируется.

Результат. Устанавливается признак результата:

0 – выбранные разряды или маска полностью равны нулю;

1 – выбранные разряды равны и нулям и единицам;

3 – все выбранные разряды равны единице.

Прерывания. Адресация. Защита по чтению.

Алгоритм. Из памяти читается байт. При помощи операции логического умножения выделяются заданные маской разряды. Если результат операции – нуль (нулевая маска или все выбранные разряды равны нулю), операция на этом оканчивается; устанавливается признак результата 0. Если результат операции – не нуль, то сложением этого результата по модулю два с маской проверяется не равны ли все выбранные разряды единице.

Диаграмма алгоритма. Признак результата устанавливается с помощью КУ2 (блок 82В5), если все выделенные разряды равны нулю или выделенные разряды равны единицам и нулям.

Когда все выделенные разряды равны единицам, признак результата устанавливается отдельной микрокомандой (блок 82С5).

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_I \rangle + D_I$	Хранит адрес основной памяти
У	-	Хранит байт результата операции логического умножения
Л	$I_2$	Используется как маска

### I7.9. Микропрограмма ПРИУС

#### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ПРОВЕРИТЬ И УСТАНОВИТЬ	TS	SI	93		$B_I$	$D_I$	I67	7

Операнды. Логическая информация длиной в один байт, расположенная в основной памяти по адресу  $\langle B_I \rangle + D_I$ .

Результат. В зависимости от крайнего левого разряда (разряда 0) адресованного байта устанавливается признак результата:

0 – крайний левый разряд указанного байта равен 0;

1 – крайний левый разряд указанного байта равен 1.

Все разряды байта заносятся единицы.

Прерывания. Адресация. Защита памяти по записи и чтению.

Диаграмма алгоритма. См. диаграмму.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_I \rangle + D_I$	Хранит адрес операнда
ЕС6 ЕС7	Признак результата	Индикатор результата

## 18. ДЕСЯТИЧНАЯ АРИФМЕТИКА. АРИФМЕТИЧЕСКИЕ ОПЕРАЦИИ И ОПЕРАЦИИ СРАВНЕНИЯ

### 18.1. Микропрограмма СЛОЖД

#### Команды

Название	Мнем.	Формат								Вход
			байт 1	байт 2	байт 3	байт 4	байт 5	байт 6		
СЛОЖЕНИЕ ДЕСЯТИЧНОЕ	AP	AP	FA	L <sub>1</sub>	L <sub>2</sub>	B <sub>I</sub>	D <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I95
ВЫЧИТАНИЕ ДЕСЯТИЧНОЕ	SP	SS	FB	L <sub>I</sub>	L <sub>2</sub>	B <sub>I</sub>	D <sub>I</sub>	B <sub>2</sub>	D <sub>2</sub>	I97

Время: 47+3,2 N<sub>min</sub>+ 2,2 N<sub>abs</sub> + 0,2 N<sub>1</sub>.

Операнды. Первый операнд – десятичное число в упакованном формате длиной L<sub>1</sub> + I байтов, расположенное в основной памяти по адресу <B<sub>I</sub>> + D<sub>I</sub>.

Второй операнд – десятичное число в упакованном формате длиной L<sub>2</sub> + I байтов, расположенное по адресу <B<sub>2</sub>> + D<sub>2</sub>.

Результат. Алгебраическая сумма (разность) первого и второго числа в упакованном формате длиной L<sub>1</sub> + I байтов по адресу <B<sub>I</sub>> + D<sub>I</sub>. Код знака результата определяется I2-м разрядом ССП. При переполнении теряются старшие значащие цифры результата. Нулевая сумма всегда положительна. Когда старшие цифры теряются из-за переполнения, нулевой результат имеет знак точной суммы.

Устанавливается признак результата:

- 0 – сумма (разность) равна нулю;
- 1 – сумма (разность) меньше нуля;
- 2 – сумма (разность) больше нуля;
- 3 – переполнение.

Прерывания. Данные: неверен код цифры или знака в одном из операндов; результат непредсказуем.

Десятичное переполнение: в поле первого операнда не помещаются все значащие цифры суммы. Переполнение может порождаться одной из двух причин: во-первых, потерей переноса из старшего десятичного разряда поля результата, во-вторых, получением результата, не укладывающегося в отведенное ему поле.

Задача памяти по записи и чтению. Адресация.

Алгоритм. Второе число складывается с первым (при ВЫЧИТАНИИ ДЕСЯТИЧНОМ вычитается из первого), а сумма (разность) помещается на место первого числа.

Сложение (вычитание) алгебраическое с учетом всех цифр каждого числа. Все знаки и цифры проверяются на осмысленность.

ВЫЧИТАНИЕ ДЕСЯТИЧНОЕ сводится к СЛОЖЕНИЮ ДЕСЯТИЧНОМУ путем изменения знака вычитаемого на противоположный (в основной памяти знак второго операнда остается без изменения).

Оба числа участвуют в вычислениях в прямом коде. Если знаки чисел одинаковые, то числа складываются и их сумме присваивается их общий знак. Если знаки чисел различные, то производится вычитание второго числа из первого, когда L<sub>1</sub> > L<sub>2</sub> и первого из второго, когда L<sub>2</sub> > L<sub>1</sub>. Результату предварительно присваивается знак уменьшаемого. Если оказалось, что уменьшаемое по абсолютной величине меньше вычитаемого, то результат получается в дополнительном коде, а затем переводится в прямой, и предварительно присвоенный знак результата меняется на противоположный.

Если длины операндов различны, то более короткое число дополняется слева нулями, и сложение (вычитание) доводится до конца. В случае, если второе число длиннее первого, байты, полученные при сложении (вычитании) избыточных цифр второго числа с нулями, дополняющими первое число, в основную память не записываются, но анализируются для выяснения наличия переполнения.

Если  $L_1 \geq L_2$ , то о переполнении свидетельствует наличие переноса из старшей десятичной цифры результата.

После получения окончательной суммы (разности) формируется признак результата.

Диаграмма алгоритма. 85С1, 85В1. Знак второго числа определяется путем сравнения его кода последовательно с кодами 1011 и 1101. При совпадении устанавливается признак ИЕС3 (минус), при несовпадении проверяется, будет ли код знака больше 9, и устанавливается признак ОБС3 (плюс).

85В2, 85С2. Устанавливается признак ИЕС5, если адрес конца первого числа нечетный и ОБС5 – если он четный; определяется знак первого числа, проверяется правильность кода знака (тем же способом, что и второго числа) и устанавливается признак ИЕС2, если знак минус, ОБС2 – если знак плюс.

85В4. Если знаки одинаковые, то заносится косвенная функция "+", устанавливается признак знака результата, совпадающий с признаком знака первого числа: ОБС2 – плюс, ИЕС2 – минус.

85Е3. Заносится косвенная функция "-:" и устанавливается признак знака результата, совпадающий с признаком знака первого числа.

85Д4. При  $L_1 < L_2$  заносится косвенная функция ":" и устанавливается признак знака результата, противоположный признаку знака первого числа (т.е. знак совпадает со знаком более длинного операнда).

85С5. Вычисляется младший байт результата; формируется по признаку ЕС2 и по I2-му разряду ССП знак результата. Младшая цифра результата со знаком записывается в основную память на свое место. Запоминается в локальной памяти адрес конца первого операнда.

В связи с тем, что из основной памяти всегда считывается четно-нечетная пара байтов, а операнды переменной длины расположены в памяти произвольно, сложение выполняется по двум различным циклам, в зависимости от четности адресов концов операндов: один цикл для случая, если эти адреса одинаковой четности, и второй – если различной четности.

85С7. Анализируется триггер НДД.

85С6, 85С8. Если  $L_1 = L_2$ , то вычисление результата заканчивается непосредственно в одном из циклов в блоке 85С5. Если  $L_1 < L_2$ , то после получения  $L_1 + 1$  младших байтов результата устанавливается признак ИЕС3, если все полученные байты результата нулевые.

86С1. Появление ИПКФ после вычисления последнего байта результата говорит о переполнении, если выполнялось сложение, и о том, что результат получился в дополнительном коде, если выполнялось вычитание.

86Д1. Проверяется, какая косвенная функция выполнялась. Проверка осуществляется при помощи выполнения косвенной функции над константами 80 и 80. При появлении ИПКФ фиксируется, что выполнялось сложение.

86Д2. Если выполнялось вычитание, то результат получился в дополнительном коде. Для перевода его в прямой код необходимо восстановить адрес конца первого операнда в регистре ГРИ. Этот адрес был записан предварительно в локальной памяти. После этого знак результата и признак знака результата меняется на противоположный.

86Д4. Осуществляется вычисление дополнения результата путем вычитания его из нуля и запись его в основную память.

86В1. Если после вычисления последнего, старшего, байта результата переноса нет (ОПКФ), то проверяется, не нулевой ли результат получился путем анализа триггера РКФ.

86Д2, 86Д3, 86В3. Если результат равен нулю, а знак его минус, то необходимо заменить знак на противоположный, для чего восстанавливается в регистре ГРИ адрес конца результата. Знак меняется на противоположный, затем устанавливается признак результата.

86А8. Осуществляется переход в зависимости от состояния триггеров РКФ и ИПКФ на различные случаи выработки признака результата. Здесь триггер РКФ указывает на равенство нулю старших байтов результата, которые не перемещаются в поле первого операнда. При ОРКФ и ОПКФ переполнения нет и результат получится в прямом коде. При ИРКФ и ИПКФ результат получится в дополнительном коде. В случаях ИРКФ, ОПКФ и ОРКФ, ИПКФ фиксируется переполнение.

## Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
M	Адрес следующей команды	Не используется
F		Счетчик длины второго операнда
E		Счетчик длины первого операнда
G P I	$\langle B_1 \rangle + D_1 + L_1$	Для хранения адреса обрабатываемого байта первого операнда
P T U	$\langle B_2 \rangle + D_2 + L_2$	Для хранения адреса обрабатываемого байта второго операнда
D	Код операции	Для запоминания байта операнда в цикле сложения (вычитания)
L	$L_1 L_2$	При вычислении дополнения результата - счетчик длины (в старших четырех разрядах)
БС2	0	Индикатор команды: IEC2 - вычитание, ОБС2 - сложение; индикатор знака первого операнда, знака результата: ОБС2 - плюс, IEC2 - минус
БС3	0	Индикатор знака второго операнда: ОБС3 - плюс, IEC3 - минус, при $L_1 < L_2$ используется для запоминания равенства нулю младших $L_1 + I$ байтов результата: ОБС3 - результат нулевой
БС4	I	Индикатор четности адреса конца второго операнда: IEC4 - нечетный, ОБС4 - четный
БС5	I	Индикатор четности адреса конца первого операнда: IEC5 - нечетный, ОБС5 - четный
III E6, F6, F7	-	Запоминается адрес конца первого операнда

### 18.2. Микропрограмма FASS

#### Команды

Название	Мнем.	Формат							Вход
			байт 1	байт 2	байт 3	байт 4	байт 5	байт 6	
СЛОЖЕНИЕ С ОЧИСТКОЙ	ZAP	SS	F8	L <sub>1</sub>   L <sub>2</sub>	B <sub>1</sub>	D <sub>1</sub>	B <sub>2</sub>	D <sub>2</sub>	I9I

Время:  $40 + 4N_{\min} + 2,5N_{abs}$ .

Операнды. Упакованное десятичное число, расположенное в поле основной памяти по адресу  $\langle B_2 \rangle + D_2$ . Длина поля - ( $L_2 + I$ ) байтов.

Результат. Если коды знака и цифр в исходном числе правильные, причем поле операнда и поле результата не перекрываются или перекрываются так, что самый правый байт поля результата совпадает с самым правым байтом поля операнда или находится правее него, то исходное число будет переписано в поле основной памяти длиной ( $L_1 + I$ ) байтов по адресу  $\langle B_I \rangle + D_I$ . Если необходимо, исходное число дополняется слева нулями. Значащие цифры операнда, не помещающиеся в поле результата, теряются. Нулевой результат всегда положителен. Однако, если нулевой результат получился вследствие потери значащих цифр операнда, то нулевой результат сохраняет знак исходного числа. Код знака результата устанавливается в соответствии с состоянием 12-го разряда ССП.

Устанавливается признак результата:

- 0 - результат нуль,
- 1 - результат меньше нуля,
- 2 - результат больше нуля,
- 3 - переполнение.

Прерывания. Данные: код знака или цифры исходного числа является неправильным или поле результата и поле операнда перекрываются так, что самый правый байт поля результата находится левее самого правого байта поля операнда.

Десятичное переполнение: при помещении операнда в поле результата произошла потеря значащих цифр операнда.

Адресация.

Защита памяти по записи или чтению.

Алгоритм. В микропрограмме имеются два основных цикла, которые реализуют случаи: адрес младшего байта поля результата нечетный, адрес младшего байта поля операнда нечетный ("нечет-нечет") и адрес младшего байта поля результата четный, адрес младшего байта поля операнда нечетный ("чет-нечет").

Случаи "чет-чет" и "нечет-чет" используют соответственно первый и второй основные циклы после пересылки младшего байта и модификации адресов на  $-I$ .

В цикле "нечет-нечет" формируются и записываются сразу два байта результата; в цикле "чет-нечет" идет побайтное формирование результата.

Выявление неправильного перекрытия полей обеспечивается:

в случае "чет-нечет", если адрес младшего байта операнда на единицу больше адреса младшего байта результата, засылкой на место знака результата знаковой комбинации IIII до выборки операнда; в остальных случаях засылкой в поле результата знака операнда вместе с младшей цифрой на этапе обработки самого младшего байта операнда при первом выполнении цикла или во входах в циклы (случаи "чет-чет" и "нечет-чет").

Диаграмма алгоритма. Проверка корректности цифр операнда происходит путем десятичного сложения их с нулем по косвенной функции. Наличие хотя бы одной нецифровой комбинации (исключая знак) устанавливает триггер НДД в единицу.

Значения  $L_1 (L_2)$ , равные  $-I$  и  $-2$ , обнаруживаются по состоянию триггеров ЧЕТ и ПФ:

- 2 (ЧЕТ, ПФ),
- I (ЧЕТ, ПФ),

после операции вычитания из  $L_1 (L_2)$  цифры 2.

Значения  $L_1 (L_2)$ , равные  $-I$  и больше  $-I$ , обнаруживаются по состоянию триггера ПФ:

- I (ПФ),

после вычитания из  $L_1 (L_2)$  цифры I.

## Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
M	Адрес следующей команды	Не используется
Φ		Хранит L <sub>2</sub>
E		Здесь запоминается байт операнда с четным адресом (цикл "чет-нечет")
ГРИ	$\langle B_I \rangle + D_I + L_I$	Хранит текущий адрес байтов поля результата
ПТУ	$\langle B_2 \rangle + D_2 + L_2$	Хранит текущий адрес байтов операнда
Д	-	Хранит L <sub>1</sub>
L	L <sub>1</sub> L <sub>2</sub>	Используется при проверке корректности знака операнда и при формировании знака результата
БС2	0	Индикатор четности адреса младшего байта поля результата
БС3	0	Индикатор выхода из цикла (БС3) "чет-нечет"
БС4	I	Индикатор первого выполнения циклов
Вход А	-	Здесь запоминается байт операнда с нечетным адресом (цикл "чет-нечет")
ПКФ	-	Индикатор переполнения (ПКФ - переполнение)
F5 - F7	-	Хранит $\langle B_I \rangle + D_I + L_I$

### 18.3. Микропрограмма УМДЕД

#### Команды

Название	Мнем.	Формат							Вход
			байт 1	байт 2	байт 3	байт 4	байт 5	байт 6	
УМНОЖЕНИЕ ДЕСЯТИЧНОЕ ДЕЛЕНИЕ ДЕСЯТИЧНОЕ	MP DP	SS SS	FS FD	L <sub>1</sub> L <sub>2</sub> L <sub>1</sub> L <sub>2</sub>	B <sub>I</sub> B <sub>I</sub>	D <sub>I</sub> D <sub>I</sub>	B <sub>2</sub> B <sub>2</sub>	D <sub>2</sub> D <sub>2</sub>	I99 I9B

Время. Команда MP:  $82+9 N_1 + 9 N_2 + (2N_2 - I) \cdot (27+6N_1 - 3N_2)$ , команда DP:  $2(N_1 - N_2) \cdot (100 + 19N_2)$ .

Операнды. Множимое (команда MP) или делимое (команда DP) – упакованное десятичное число, расположенное в поле основной памяти по адресу  $\langle B_I \rangle + D_I$ ; длина поля  $L_I + I$  байтов.

Множитель (команда MP) или делитель (команда DP) – упакованное десятичное число, расположенное в поле основной памяти по адресу  $\langle B_2 \rangle + D_2$ ; длина поля  $L_2 + I$  байтов.

Результат. Команда MP. Произведение – упакованное десятичное число, расположенное в поле множимого.

Команда DP. Целая часть частного и остаток – упакованные десятичные числа, расположенные в поле делимого. Частное расположено в левой части поля. Остаток расположен в правой части поля и имеет длину, равную длине поля делителя. Частное и остаток занимают все поле делимого.

Знаки произведения и частного определяются по алгебраическим правилам. Знак остатка тот же, что и знак делимого. Эти правила имеют место даже для нулевых результатов. Код знака соответствует 12-му разряду ССП.

Прерывания. Спецификация: длина множителя или делителя больше чем 15 цифр плюс знак или больше, чем длина множимого или делимого. Команда не выполняется, поэтому данные в памяти остаются без изменения.

Данные: знак или цифра операнда имеют неправильную кодировку; в старших разрядах множимого недостаточное количество нулей (меньше размера поля множителя). Операция прекращается, результат непредсказуем.

Десятичное деление: частное не помещается в отведенное ему поле; к этому случаю относится деление на нуль. Деление не выполняется, поэтому операнды в памяти не изменяются.

Адресация. Защита памяти по записи и чтению.

Алгоритм. Умножение десятичное производится путем последовательных сложений (вычитаний) согласно табл. 22.

Таблица 22

Цифра множителя	Прибавление в сумматор
0	-
1	+IM
2	+2M
3	+2M+IM
4	+2M+2M
5	+2M+2M+IM
6	-2M-2M
7	-2M-IM
8	-2M
9	-IM

В приведенной таблице M – множимое, 2M – удвоенное множимое. Если предыдущая (справа) цифра множителя была больше 5 (выполнялось вычитание), то следующая цифра множителя увеличивается на единицу. После умножения на очередную цифру множителя кратные множимого, прибавляемые в сумматор, сдвигаются на одну десятичную цифру влево.

Пример умножения десятичного.

0000121A	Множимое
917A	Множитель
IM 0000121	Кратные множимого
2M 0000242	
<u>-0000000</u>	Вычитание 2M и IM (умножение на 7, см. табл. 22)
<u>-0000242</u>	
9999758	
<u>-0000121</u>	Добавление 2M вместо IM, т.к. предыдущая цифра множителя (7) больше пяти (умножение на 2)
9999637	
<u>+000242</u>	Вычитание IM (умножение на 9)
<u>-0002057</u>	
00121	Добавление IM, т.к. старшая цифра множителя была больше 5 (умножение на 1)
9989957	
<u>+0121</u>	Произведение
0110957	
0110957A	

**Алгоритм деления десятичного.** Перед выполнением деления производится пробное вычитание делителя из делимого. При этом старшая цифра делителя подписывается под второй слева цифрой делимого. Если результат пробного вычитания положителен или равен нулю, то осуществляется выход на прерывание, операнды в памяти остаются без изменения.

Деление производится по алгоритму без восстановления остатка. Старшая цифра частного определяется путем вычитания делителя из делимого, причем старшая цифра делителя подписывается под третьей слева цифрой делимого. Вычитание повторяется до тех пор, пока результат не станет отрицательным. Число вычитаний (не считая последнего) дает старшую цифру частного.

Следующая цифра частного вычисляется путем прибавления делителя, сдвинутого на один десятичный разряд вправо по сравнению с предыдущим положением делителя, к числу в поле делимого. Прибавление производится до тех пор, пока результат не станет положительным (т.е. не появится единица переноса). Количество сложений (без последнего) является дополнением соответствующей цифры частного до 9.

Следующая цифра частного вычисляется вычитанием еще на один разряд сдвинутого делителя, а последующая – снова сложением и т.д. до тех пор, пока первые края делимого и делителя не выравниваются. Последний остаток оказывается отрицательным и его необходимо восстановить, т.е. еще раз прибавить делитель к числу в поле делимого.

#### Пример деления десятичного.

0154675A	Делимое
550A	Делитель
- 0154675	Пробное вычитание
<u>550</u>	
9604675	Результат отрицательный
- 0154675	Вычисление старшей цифры частного
<u>550</u>	
0099675	
- 550	
<u>0044675</u>	
- 550	
9989675	Старшая цифра частного равна 2.
+ 550	Вычисление следующей цифры.
<u>9995175</u>	
- 550	
<u>0000675</u>	
- 550	
- 00125	Младшая цифра частного равна 1.
<u>550</u>	
+ 99575	Остаток отрицательный, его нужно восстановить
<u>550</u>	
00125	Остаток
28IAI25A	Результат

После получения очередных двух цифр частного они записываются на свое место в поле делимого.

**Диаграмма алгоритма.** 92C4, 92B4. Для определения знака множителя (делителя) код знака последовательно сравнивается с кодами 1011 и 1101. При совпадении устанавливается признак минуса – 1БС4, при несовпадении код знака проверяется на корректность и устанавливается признак плюса – 0ВС4.

92B5. Множитель (делитель) в локальную память переписывается всегда так, чтобы адрес конца его был нечетным, независимо от положения его в основной памяти. Поэтому в зависимости от четности адреса конца множителя имеются два отдельных цикла для переписи его в ЛП.

Множитель (делитель) записывается в следующую область локальной памяти (в ячейке ЛП с адресом 97 расположен младший байт, 0,1,2,3,4,5,6,7 – байты множителя или делителя):

96	I	0
A6	3	2
B6	5	4
C6	7	6

97

A7

B7

C7

92Д7. Формируется адрес начала множимого и пропускаются  $L_2 + I$  начальных байта его через БА.

92С7. Предварительно читается из локальной памяти и восстанавливается в регистре ГРИ адрес конца множимого. Множимое и удвоенное множимое (без знаков) заносятся в ЛП столбиком сверху вниз, начиная с младших байтов.

На рис. I2 показано размещение множимого и удвоенного множимого в ЛП, если адрес конца множимого в основной памяти нечетный. Если же он четный, то в этом случае множимое (M) и удвоенное множимое (2M) размещаются как показано на рис. I3. Таким образом, четность адресов в ЛП сохраняется. Если длина множимого меньше 16 байтов, то часть этого поля, предназначенная для старших байтов, остается незанятой.

04	I	0
I4	3	2
24	5	4
34	7	6
44	9	8
54	II	I0
64	I3	I2
74	I5	I4
84	I	0
94	3	2
A4	5	4
B4	7	6
C4	9	8
D4	II	I0
E4	I3	I2
F4	I5	I4

05		
I5		
25		
35		
45		
55		
65		
75		
85		
95		
A5		
B5		
C5		
D5		
E5		
F5		

04	0	I5
2	I	
4	3	
6	5	
8	7	
I0	9	
I2	II	
I4	I3	
0	I5	
2	I	
4	3	
6	5	
8	7	
I0	9	
I2	II	
I4	I3	

05		
75		
85		
74		
84		

IM

04	0	I5
2	I	
4	3	
6	5	
8	7	
I0	9	
I2	II	
I4	I3	

05		
75		
85		
74		
84		

IM

Рис. I2. Адрес нечетный

Рис. I3. Адрес четный

Во время переписывания множимого и удвоенного множимого в ЛП в регистре Ф – счетчик длины; в регистре Д – адрес удвоенного множимого в ЛП; в регистре Е – адрес множимого в ЛП.

92С8. В поле ЛП, показанное на рис. I4, записываются нули.

06	I	0
I6	3	2
26	5	4
36	7	6
46	9	8
56	II	I0
66	I3	I2
76	I5	I4
86		

a)

Рис. I4. Сумматор

06	0	
16	2	I
26	4	3
36	6	5
46	8	7
56	I0	9
66	I2	II
76	I4	I3
86		I5

б)

а – адрес множимого нечетный,

б – адрес множимого четный.

Это сумматор, здесь будет накапливаться произведение (0-15-й байты). Положение разрядов произведения показано на рис. I4. Оно зависит от четности адреса конца множимого.

В дальнейшем, непосредственно при умножении, регистры процессора используются для следующих целей:

Ф - для хранения очередной цифры множителя;

Е - для хранения адреса множимого или удвоенного множимого, которое прибавляется в сумматор;

Р - для хранения адреса поля, в котором накапливается произведение;

И - в старших 4 разрядах - счетчик пар цифр множителя, на которые уже произведено умножение (необходим для определения адреса поля сумматора, начиная с которого выполняется прибавление множимого или удвоенного множимого); в младших 4 разрядах располагается знак произведения;

Т - для хранения адреса байтов множителя, содержащих цифру, на которую производится умножение;

У - для промежуточных вычислений;

Л - для хранения  $2L_2 L_1$  и для организации счетчика цифр множителя в старших 4 разрядах;

Д - счетчик количества складываемых байтов.

93B1. Управление умножением ведется с помощью индикаторов: ЕС5 и ЕС2 (вначале устанавливаем ЕС5 и ЕС2).

Читаются два байта множителя по адресу, помещенному в регистр Т, и из четырех цифр выбирается одна по индикаторам ЕС5 и ЕС2 и помещается в регистр Ф.

93A0. Проверяется правильность кода этой десятичной цифры и всех предыдущих цифр множимого по состоянию триггера НДД.

93B2. По индикатору ЕС4 определяется, была ли предыдущая цифра множителя больше 5 (ЕС4) или меньше, или равна 5 (ЕС4).

93B3. Определяется, больше ли 5 цифра, записанная в регистр Ф.

93A3. В регистре Ф получается дополнение этой цифры до десяти, заносится косвенная функция "-:" и устанавливается признак ЕС4.

93C3. Устанавливается признак ЕС4 и заносится косвенная функция "+:".

93B4. Определяется и заносится в регистр Д длина поля, прибавляемого в сумматор, а в регистр Р - адрес поля сумматора, с которого начинается сложение. Для формирования их используется содержимое регистра И - счетчик пар цифр множителя.

93B5. Определяется, больше цифра в регистре Ф двух или нет.

93A5. Если больше, то в регистр Е заносим константу 04 - адрес удвоенного множимого.

93C5, 93C6. Проверяется больше ли цифра в регистре Ф единицы. В регистр Е заносится константа 84 (адрес множимого).

93B6. Сдвиг кратных множимого осуществляется с помощью использования четырех типов сложения и изменения адреса поля сумматора, начиная с которого выполняется сложение (вычитание). Выбор одного из четырех типов сложения: без сдвига, со сдвигом на одну десятичную цифру влево, со сдвигом на две десятичные цифры влево, со сдвигом на три десятичные цифры влево осуществляется с помощью тех же индикаторов ЕС5 и ЕС2, которые управляют умножением.

93C9. Типы сложения без сдвига и со сдвигом на одну десятичную цифру выполняются по одному и тому же циклу, только во втором случае предварительно в поле УСТАНОВ микрокоманды устанавливается перекос косвенной функции (ПК). Точно так же со сдвигом на две и на три цифры.

93D0. После окончания умножения на данную цифру множителя осуществляется подготовка к умножению на следующую цифру множителя: установка соответствующим образом индикаторов ЕС5 и ЕС2, прибавление 1 в счетчик И, модификация, если нужно, адреса множителя в регистре Т.

Управление умножением с помощью указателей ЕС5 и ЕС2 иллюстрируется табл. 23.

Таблица 23

Начальное состояние		Положение цифры множителя в регистре Н или З	Сдвиги	Действия, выполняемые после умножения на цифру множителя
ЕС5	ЕС2			
0	0	З старшие	Без сдвига	Установка ЕС2
0	1	Н младшие	Со сдвигом на одну цифру	Установка ЕС5, увеличение содержимого счетчика в регистре И на единицу
1	1	Н старшие	Со сдвигом на две цифры	Установка ОЕС2, модификация адреса множителя
1	0	З младшие	Со сдвигом на три цифры	Установка ОЕС5. Увеличение счетчика в регистре И на единицу

93Д1. После умножения на очередную цифру множителя из счетчика количества цифр множителя, организованного в старших четырех разрядах регистра Л, вычитается единица. Если в результате вычитания содержимое счетчика не станет отрицательным, то осуществляется переход к выбору следующей цифры множителя.

93Е1. Анализируется указатель ЕС4.

93Д2. Для этого в счетчик Л, в старшие четыре разряда, заносится 0000, устанавливается ОЕС4, в регистр Ф заносится 1.

93Е2. Умножение закончено. Адрес конца множимого читается из локальной памяти и заносится в регистр ПТУ. В регистр Е заносится константа 06 и там организуется текущий адрес сумматора. Затем произведение из сумматора переписывается на место множимого в основную память. Ему присваивается знак, который хранится в младших четырех разрядах регистра И.

94В1. Вычисляется количество цифр частного  $(L_1 - L_2) - I$  и помещается в регистр Е. Адрес начала делимого помещается в локальную память по адресу Е7, F6, F7.

94В2. Формируется адрес, с которого необходимо начинать пробное вычитание. Для этого из адреса конца делимого вычитается разность  $L_1 - L_2$ , которая подготавливается в регистре Д. Пробное вычитание выполняется по одной из двух ветвей микропрограммы в зависимости от четности полученного адреса, с которого начинается пробное вычитание. Результат пробного вычитания никогда не заносится, после окончания пробного вычитания анализируется триггер ПКФ: если ОПКФ, то осуществляется переход к программе прерываний (ПДДН), иначе переходим непосредственно к делению. Здесь же проверяется и деление на 0: если делитель равен нулю, то после пробного вычитания будет выход на прерывание (ПДДН).

94С2, 94Д2. Деление начинается с определения не младшая ли цифра частного будет вычисляться. Для этого из счетчика цифр частного в регистре Е вычитается 1. По ОРПФ определяется, что цифра последняя (младшая), и устанавливается признак ЕС5. Если это еще не последняя цифра частного, то устанавливается ОЕС5.

94С3. В регистре ГРИ подготавливается начальный адрес поля делимого, с которого необходимо начать вычитание. В старшие четыре разряда регистра Т записывается  $L_2$  и там организуется счетчик вычитаемых байтов, по которому организуется выход из цикла.

В младших четырех разрядах регистра Т хранится число (изменяющееся в ходе деления), с помощью которого корректируется начальный адрес в поле делимого. При вычислении последней цифры (признак ЕС5) знак делимого заменяется нулем.

94С4. Деление выполняется по алгоритму без восстановления остатка. Если старшую цифру частного считать первой, то нечетные цифры вычисляются путем вычитания делителя из поля делимого до тех пор, пока остаток не будет отрицательным. Цифра частного в этом случае непосредственно накапливается в регистре Ф. Четные цифры частного определяются с помощью прибавления делителя к полю делимого столько раз, пока не появится ПКФ. В этом случае в регистре Ф накапливается не сама цифра частного, а ее дополнение до девя蒂.

94Д4, 94Е4. После вычисления очередной цифры частного необходимо произвести сдвиги делителя вправо.

В микропрограмме сам делитель не сдвигается, а сдвиг достигается путем выбора типа вычитания: без сдвига, со сдвигом на одну цифру, со сдвигом на две цифры, со сдвигом на три цифры и изменением адреса поля делимого, с которого начинается вычитание.

Управление этим процессом ведется с помощью указателей ЕС3 и ЕС2 согласно табл. 24.

Таблица 24

Начальное состояние		Тип вычитания, выполняемый для определения очередной цифры	Действия, выполняемые после вычисления цифры частного
ЕС3	ЕС2		
0	0	Со сдвигом на три цифры	Установка IEC2. Подготовка адреса для записи двух цифр частного в память, занесение косвенной функции "-:", занесение нуля в регистр Ф. Увеличение числа в регистре Т на единицу
0	I	Со сдвигом на две цифры	Установка IEC3. Сдвиг полученной цифры частного в старшие разряды регистра Ф. Занесение косвенной функции "+:"
I	I	Со сдвигом на одну цифру	Установка ОЕС2. Подготовка адреса для записи двух цифр частного в память, занесение косвенной функции "-:", занесение нуля в регистр Ф, увеличение числа в регистре Т на единицу
I	0	Без сдвига	Установка ОЕС3. Сдвиг полученной цифры частного в старшие разряды регистра Ф. Занесение косвенной функции "+:"

94С8. После вычисления последней цифры частного (признак IEC5), а она всегда вычисляется вычитанием без сдвига или со сдвигом на 2 цифры, необходимо восстановить остаток. При IEC5 выбор пути на восстановление остатка или на конец деления осуществляется с помощью указателя ЕС4: если ОЕС4 – на восстановление остатка, если IEC4 – на конец.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
M		Не используется
Ф	Счетчик адреса команд	Хранится очередная цифра множителя. Накапливается цифра частного
Е		Текущий адрес множимого или удвоенного множимого
Г		Не используется
P	$\langle B_I \rangle + D_I + L_I$	Текущий адрес сумматора
И		В четырех младших разрядах хранится знак произведения. В старших разрядах – счетчик пар цифр множителя
П		Не используется
T	$\langle B_2 \rangle + D_2 + L_2$	Текущий адрес множителя. Хранится число для корректировки адреса поля делимого, с которого нужно начать вычитание (сложение). В старших четырех разрядах – счетчик вычитаемых байтов

Регистры и триггеры	Исходное состояние	Назначение
у	-	Хранятся байты операндов при промежуточных вычислениях
Д	Код операции	Счетчик количества вычитаемых (складываемых) байтов в команде деления
Л	$L_1 L_2$	Счетчик цифр множителя (в старших четырех разрядах)
БС2	ОБС2	Индикатор, управляющий умножением. Индикатор, управляющий делением
БС3	ОБС3	Индикатор команды: ОБС3 - умножение, ИБС3 - деление; индикатор, управляющий делением
БС4	ИБС4	Индикатор знака второго операнда: ОБС4 - плюс, ИБС4 - минус; индикатор того, что предыдущая цифра была больше 5 (ИБС4)
БС5	ИБС5	Индикатор знака первого операнда: ОБС5 - плюс, ИБС5 - минус. Индикатор, управляющий умножением, признак того, что вычисляется младшая цифра частного (ИБС5)
ЛIII Д6	-	Запоминается $L_2$
96-97 A6-A7 B6-B7 C6-C7	-	Хранится множитель или делитель
E7 F6-F7	-	Хранится адрес конца первого операнда
D7	-	Хранится знак результата
04-05 I4-I5 24-25 34-35 44-45 54-55 64-65 74-75	-	Хранится удвоенное множимое 2M
84-85 94-95 A4-A5 B4-B5 C4-C5 D4-D5 E4-E5 F4-F5	-	Хранится множимое
06-07 16-17 26-27 36-37 46-47 56-57 66-67 76-77	-	Поле сумматора при умножении

#### 18.4. Микропрограмма F9SS

##### Команды

Название	Мнем.	Формат							Вход	
			байт 1	байт 2	байт 3	байт 4	байт 5	байт 6		
СРАВНЕНИЕ ДЕСЯТИЧНОЕ	CP	SS	F9	L <sub>1</sub>	L <sub>2</sub>	B <sub>1</sub>	D <sub>1</sub>	B <sub>2</sub>	D <sub>2</sub>	I93

Время  $24+2 N_1 + 2 N_2$ .

Операнды. Первый операнд – десятичное число в упакованном формате длиной  $L_1 + I$  байтов, расположенное в основной памяти по адресу  $\langle B_1 \rangle + D_1$ .

Второй операнд – десятичное число в упакованном формате длиной  $L_2 + I$  байтов, расположенное в основной памяти по адресу  $\langle B_2 \rangle + D_2$ .

Результат. После сравнения устанавливается признак результата:

0 – операнды равны;

1 – первый операнд меньше;

2 – первый операнд больше.

Прерывания. Данные: неверны коды знаков и цифр в операндах. Адресация. Защита памяти по чтению.

Алгоритм. Первое число сравнивается со вторым с учетом всех знаков и цифр. Проверяется допустимость кодов знаков и цифр. Признак результата отражает результат сравнения.

При одинаковых знаках чисел сравнение идет путем вычитания второго числа из первого, и если  $L_1 \neq L_2$ , то более короткий операнд дополняется слева нулями.

Если знаки различные и хотя бы одно число отлично от нуля, то большим считается число со знаком плюс.

Нули с противоположными знаками считаются равными.

Лиаграмма алгоритма. 95CI, 95BI. Устанавливается признак IEC4, если адрес конца первого операнда нечетный, и ОБС4 – если он четный. Знак сравнивается с константами II0I и IOII, и если совпадает с одной из них, то устанавливается признак IEC3 (минус), если же не совпадает, то проверяется, больше ли код знака 9, и устанавливается признак ОБС3 (плюс).

Если код знака меньше или равен девяты, то фиксируются неправильные десятичные данные и осуществляется переход в программу прерываний.

95C2, 95B2. Определяется четность адреса конца второго операнда и устанавливается указатель IEC5, если он нечетный, и ОБС5 – если четный. Знак второго операнда определяется так же, как и первого, и устанавливается признак IEC2, если знак минус и ОБС2 – если знак плюс.

95B3, 95B4. Если знаки чисел разные, то каждый байт с помощью косвенной функции десятично складывается с нулем, чтобы проверить правильность всех цифровых кодов.

Счетчик длины операндов организуется в старших четырех разрядах регистра Л.

95A5, 95B5. После того, как все байты первого операнда обработаны, пропускается второй операнд, используются те же ветви микропрограммы, для чего адрес помещается в регистры ГРИ, и  $L_2$  заносится в старшие разряды регистра Л.

95A6. После окончания обработки второго операнда устанавливается признак результата. Если хотя бы один из операндов отличен от нуля, то признак результата равен единице, когда знак первого числа минус, и признак результата равен двум, когда знак первого числа плюс. Если оба числа равны нулю, признак результата равен нулю.

95A4. Проверяется триггер НДД.

95Д0, 95Д1, 95Е1. При одинаковых знаках операндов в регистре Л сохраняется  $L_1 - L_2$ , если  $L_1 \leq L_2$ , и помещаем туда  $L_2 - L_1$ , если  $L_1 > L_2$ . При этом устанавливается признак IEC2, если  $L_1 > L_2$ , или ОБС2, если  $L_1 \leq L_2$ .

95Д2, 95С4, 95Д4. В зависимости от четности адресов концов операндов происходит переход на четыре ветви, которые затем объединяются в два цикла, по которым идет вычитание второго операнда из первого. Результат вычитания никуда не заносится. Из счетчика длины операндов в регистре Л одновременно вычитываются единицы из четырех младших и четырех старших разрядов. При появлении ИШФ после очередного вычитания константы II<sub>16</sub> организуется выход из циклов.

95С5, 95Д5. После выхода из циклов проверяется, одинаковой ли длины были операнды. Если L<sub>1</sub> = L<sub>2</sub>, то перед последним вычитанием константы II<sub>16</sub> из содержимого регистра Л там было записано 00<sub>16</sub>. Поэтому при выходе из цикла в регистре Л получится константа EF<sub>16</sub>. Содержимое регистра Л сравнивается с константой Е. Если совпадает, то осуществляется переход на выработку признака результата и окончание команды.

95С6. По признаку ИБС2 происходит разветвление на два дополнительных цикла (блоки 95В7, 95С7), в которых продолжается обработка старших байтов более длинного операнда.

95Е6. Проверяется триггер НДД.

95Е7. Признак результата устанавливается по состоянию триггеров ИКФ, ИРКФ и индикатору знака операндов ЕС3.

### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_1 \rangle + D_1 + L_1$	Хранится адрес обрабатываемого байта первого операнда
П Т У	$\langle B_2 \rangle + D_2 + L_2$	Хранится адрес обрабатываемого байта второго операнда
Д	Код операции	Для хранения байта операнда при вычитании
Л	L <sub>1</sub> L <sub>2</sub>	Счетчик длины операндов
ЕС2	0	Индикатор знака второго операнда: ОБС2 - плюс, ИБС2 - минус. Если знаки операндов одинаковые, то индикатор относительной длины операндов: ИБС2, при L <sub>1</sub> > L <sub>2</sub> , ОБС2, при L <sub>1</sub> ≤ L <sub>2</sub>
ЕС3	0	Индикатор знака первого операнда: ОБС3 - плюс, ИБС3 - минус
ЕС4	I	Индикатор четности адреса конца первого операнда: ИБС3 - нечетный, ОБС3 - четный; индикатор выхода из цикла при прогоне операндов через арифметический блок, когда знаки операндов различны
ЕС5	I	Индикатор четности адреса конца второго операнда: ОБС5 - четный, ИБС5 - нечетный

## 19. ДЕСЯТИЧНАЯ АРИФМЕТИКА. ОПЕРАЦИИ РЕДАКТИРОВАНИЯ

### 19.1. Микропрограмма ДЕДР

#### Команды

Название	Мнем.	Формат							Вход
			байт 1	байт 2	байт 3	байт 4	байт 5	байт 6	
ОТРЕДАКТИРОВАТЬ	ED	SS	DE	L	B <sub>1</sub>	D <sub>1</sub>	B <sub>2</sub>	D <sub>2</sub>	I9C
ОТРЕДАКТИРОВАТЬ И ОТМЕТИТЬ	EDMK	SS	DF	L	B <sub>1</sub>	D <sub>1</sub>	B <sub>2</sub>	D <sub>2</sub>	I9E

Время.

ED : I9+7N +2,5Z + R + 5 N<sub>2</sub> - 0,5S

EDMK: I9+7N +2,5Z + R + 5 N<sub>2</sub> - 0,5S + 50TM + 3A.

Операнды. Исходные данные – одно или несколько упакованных десятичных чисел, расположенных в основной памяти, начиная с адреса  $\langle B_2 \rangle + D_2$ .

Образец – набор произвольных сигналов, расположенный в поле основной памяти длиною в L+1 байтов по адресу  $\langle B_1 \rangle + D_1$ . Три символа образца имеют специальное назначение:

20 – символ выбора цифры,

21 – символ начала значимости,

22 – символ разделения полей

(20, 21 и 22 – шестнадцатиричные коды).

Эти три символа замещаются либо цифрой исходных данных, либо символом-заполнителем, в качестве которого используется первый символ образца.

Допускается перекрытие полей исходных данных и образца.

Результат. Формат исходных данных меняется с упакованного на формат с зоной. Кроме того, происходит редактирование по образцу. Результат замещает образец. Перекрытие полей дает результаты, которые нельзя предсказать заранее.

Оба операнда обрабатываются слева направо – символ за символом. Три фактора влияют на то, какой символ помещается в поле первого операнда: цифра, получаемая из поля исходных данных, символ образца и состояние триггера, называемого S-триггером.

S – триггер используется для того, чтобы управлять занесением или замещением цифр исходных данных и символов образца. Замещаются цифры исходных данных в том случае, когда нужно погасить (уничтожить) нули слева. Те цифры, которые заносятся в результат, будут именоваться значащими независимо от того, равны они нулю или нет. Символы образца замещаются или заносятся в память, если они зависят от значимости (например, знаки пунктуации) или от знака (например, символы кредита).

S – триггер используется также для того, чтобы записать знак исходного числа и соответствующим образом установить признак результата.

S – триггер устанавливается в нуль в начале операции, а затем его состояние меняется в зависимости от исходного числа и символов образца.

Символ выбора цифры (20) вызывает выборку очередной цифры исходных данных. Цифра исходных данных замещает символ образца, если S-триггер в единице или эта цифра не нуль. Если не-нулевая цифра вставляется при нулевом S-триггере, то S-триггер устанавливается в единицу, чтобы указать, что последующие цифры значащие. Если и в S-триггере нуль и цифра исходных данных равна нулю, символ образца замещается символом – заполнителем.

Когда цифра исходных данных помещается в поле результата, то к ней добавляется зона. Если в 12-м разряде ССП стоит нуль, вырабатывается код зоны IIII, соответствующий ДКОИ. Если в 12-м разряде ССП – единица, вырабатывается код зоны OIOI, соответствующий КОИ-8. Цифры исходных данных анализируются только один раз. Они выбираются из поля по восемь разрядов сразу. Левые четыре разряда анализируются первыми, а правые четыре разряда хранятся до следующего симво-

ла образца, который вызывает анализ цифры. Однако проверка, не находится ли в правых четырех разрядах код знака, производится сразу же после анализа левых четырех разрядов.

В результате проверки любой из кодов знака плюс (1010, 1100, 1110, 1111) устанавливает S-триггер в нуль, тогда как коды знака минус (1011 и 1101) оставляют S-триггер неизменным. Когда в правых четырех разрядах встречается один из кодов знака, эти разряды больше не рассматриваются как цифра, а для анализа следующей цифры из образца выбирается новый символ. Знак плюс устанавливает S-триггер в нуль, даже в том случае, когда триггер был установлен в единицу ненулевой цифрой из того же байта исходных данных или символом начала значимости для этой цифры...

Символ начала значимости (21) выполняет те же функции и, кроме того, указывает установленный S-триггера в единичное состояние, что следующие цифры значащие.

Символ разделения полей (22) ограничивает отдельные поля при редактировании нескольких полей с помощью одной команды. Этот символ замещается символом-заполнителем. S-триггер устанавливается в нуль, в результате чего проверка на нули начинается сначала.

Все другие символы образца обрабатываются одинаково: если S-триггер в единице, символ образца не меняется; если S-триггер в нуле, символ образца замещается символом-заполнителем.

В случае команды EDMK дополнительно в общий регистр I заносится адрес каждой первой значащей цифры результата. Адрес байта заносится в разряды 8-31 этого регистра. Разряды 0-7 не меняются. Адрес байта заносится каждый раз, когда S-триггер находится в нуле и в поле результата помещается ненулевая цифра. Если же значимость вводится символом начала значимости, стоящим в образце, и при этом в результат помещается символ-заполнитель, то адрес байта не заносится.

Устанавливается признак результата. Признак результата устанавливается в процессе анализа полей, определенных символами разделения полей, независимо от числа встречающихся кодов знака. При операциях редактирования над несколькими полями установленный признак результата относится только к полю, стоящему за последним символом разделения полей. Если последний символ образца является символом разделителей полей, признак результата устанавливается равным нулю.

С помощью признака результата регистрируется знак числа последнего редактированного поля и равенство этого числа нулю, что облегчает гашение (т.е. замену пробелами) полей нулевых чисел. Для этого все цифры в процессе работы проверяются на комбинацию 0000, и в конце операции в признаком результата фиксируется факт наличия или отсутствия в исходных данных сплошных нулей.

Признак результата устанавливается равным 0 при нулевом поле в исходных данных вне зависимости от состояния S-триггера, а также когда исходные данные не исследуются, т.е. в образце нет ни символов выбора цифры, ни символов начала значимости.

Признак результата устанавливается равным 1, если содержимое поля результата меньше нуля. Признак результата устанавливается равным 2 при ненулевом поле исходных данных и единичном состоянии S-триггера. Это означает, что результат больше нуля.

Ниже, в табл. 25, приведены некоторые сведения об операции редактирования. В двух левых столбцах даются символы образца и их коды. В следующих столбцах приведено значение цифр и S-триггера, которые используются для выбора одного из возможных действий. В самом правом столбце указано новое состояние S-триггера.

Таблица 25

Код символа	Название и назначение	Анализируется ли цифра	Состояние триггера	Значение цифры	Символ, помещаемый в результат	Переключение триггера
0010 0000	Выборка цифры	Да	S=1 S=0 S=0	d ≠ 0 d = 0	Цифра Цифра Заполнитель	S=1
0010 0001	Начало значимости	Да	S=1 S=0 S=0	d ≠ 0 d = 0	Цифра Цифра Заполнитель	S=1 S=1

Код символа	Название и назначение	Анализирует-ся ли цифра	Состояние триггера	Значение цифры	Символ, по-мещаемый в результат	Переключе-ние триггера
0010 0010	Разделитель полей	Нет			Заполнитель	S=0
другие	Включение текста	Нет	S=1 S=0		Оставить Заполнитель	

## Обозначения:

d - цифра исходных данных;  
 S - S - триггер (I-использованы знак "минус", цифры или символ образца; 0 - использованы знак "плюс", символ-заполнитель);  
 цифра - цифра исходных данных замещает символ образца;  
 заполнитель - символ-заполнитель замещает символ образца;  
 оставить - символ образца не меняется.

Пример.

## Образец:

23 AB CD 00 01 20 22 21 EF 20 20 22 22 21

## Результат:

## Исходные данные:

00 0A 3B 89

Код зоны равен 0101=5.

Признак результата равен I

При выполнении операции ОТРЕДАКТИРОВАТЬ И ОТМЕТИТЬ в общий регистр I заносится адрес I4-го байта результата.

## Образец:

20 21 20 22 A0 21 20 22 20 21 20 22 20 AB

## Результат:

## Исходные данные:

8C 9A 0E 7B 0B 4F 00 9E

Код зоны равен IIII=F

Признак результата равен 2

Команда ОТРЕДАКТИРОВАТЬ И ОТМЕТИТЬ в общий регистр I заносит адрес I3-го байта результата

## Образец:

22 21 22 20 20 20 21 22 21 21 21 2B 22 2C

## Результат:

## Исходные данные:

8A 1B 2C 3D 4E 5F6F 7D

Код зоны равен 0101=5

Признак результата равен 0

Команда ОТРЕДАКТИРОВАТЬ И ОТМЕТИТЬ в общий регистр I заносит адрес II-го байта результата

## Образец:

CC 20 20 20 20 AB 20 CD EF 00 20 01 22 20

## Результат:

## Исходные данные:

00 00 00 00 00

Признак результата равен 0

Команда ОТРЕДАКТИРОВАТЬ И ОТМЕТИТЬ содержимое общего регистра I не изменяет

Прерывания. Данные: у исходных данных (в левом полубайте) неверен код десятичной цифры. Выполнение операции прекращается.

Адресация. Защита памяти по чтению и записи.

Алгоритм. Замещение образца отредактированным операндом ведется последовательно по одному байту слева направо в таком порядке. На регистры Н и З читается четно-нечетная пара байтов образца. Первый байт образца, заполнитель, запоминается. Формируется содержимое регистра Н по трем факторам: замещаемому символу образца, состоянию S-триггера и цифре исходных данных. четно-нечетная пара помещается в поле образца, тем самым нечетный байт образца регенерируется, а четный символ образца замещается отредактированным. Затем аналогично формируется содержимое регистра З. Сформированная пара помещается в поле образца. Здесь четный байт, сформированный на предыдущем этапе, регенерируется, нечетный – замещает символ образца.

В случае команды ОТРЕДАКТИРОВАТЬ И ОТМЕТИТЬ, кроме замещения образца, при необходимости в общий регистр I заносится адрес каждой первой значащей цифры результата.

Диаграмма алгоритма. В микропрограмме имеются две ветви: ветвь формирования содержимого регистра Н и ветвь формирования содержимого регистра З. Ниже даются пояснения к некоторым блокам диаграммы.

97AI. 97BI. Здесь же происходит запоминание значения СЧАК (состояния МФЕ) в локальной памяти.

97A6. При чтении байтов исходных данных будет запорчена пара байтов образца, находящаяся в регистрах Н и З. Здесь из основной памяти снова читается в регистры Н и З прежняя пара байтов образца.

97C4. Модификацией адреса на +I обеспечивается повторное чтение одной и той же пары байтов.

97D9. 97E9. Состояния ИЕСЗ и ИНДД (одновременно) не имеют места.

98C4. По состоянию триггера BC5 (S-триггер) устанавливается ТЗН. Двоичным сложением, заранее известным переполнения, гасится возможно установленный триггер переполнения. Устанавливается признак результата с помощью установки КУ1.

99BI. Так как проверка на цифровую комбинацию, зонирование и занесение в образец как левой так и правой цифры байта исходных данных идет по одной и той же ветви и предполагает, что цифра занимает старшие разряды регистра Ф, то при обнаружении в правом полубайте исходных данных цифры она пересыпается на место старших разрядов регистра Ф. Устанавливается индикатор наличия необработанных байтов исходных данных, означающий, что цифра расположена в младшем полубайте исходных данных.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
M		Используется для запоминания байта исходных данных
Ф Е	Адрес следующей команды	Для запоминания старших разрядов адреса первой значащей цифры отредактированного числа
Г Р И	$\langle B_1 \rangle + D_1$	Хранит адрес байтов образца
П Т У	$\langle B_2 \rangle + D_2$	Хранит адрес байтов источника
Д	-	Запоминание символа-заполнителя. Рабочий регистр при установке признака результата и запоминании I2-го разряда ССП

Регистры и триггеры	Исходное состояние	Назначение
L	L	Счетчик обрабатываемых байтов образца
H	-	Хранит обрабатываемый байт образца
Z	-	Хранит обрабатываемый байт образца
BC3	0	Индикатор наличия необработанных прочитанных цифр исходных данных: 0 - нет, I - есть
BC2	0	Индикатор четности адреса цифры исходных данных: 0 - "чет", I - "нечет"
BC4	0	Хранит I2-й разряд ССП
BC5	I	S-триггер
BC6	-	Индикатор занесения адреса в общий регистр T
BC7	-	Индикатор выполняемой команды: 0 - отредактировать, I - отредактировать и отметить
PKF	-	Индикатор нецелевой цифры в исходных данных
PKF	-	Индикатор четности адреса байта образца: I - "чет", 0 - "нечет"

## 20. ПЛАВАЮЩАЯ ЗАПЯТЛЯ. АРИФМЕТИЧЕСКИЕ ОПЕРАЦИИ И ОПЕРАЦИИ СРАВНЕНИЯ

### 20.1. Микропрограмма ASCFP

#### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИННОЕ)	ADR	RR	2A	R <sub>1</sub>	R <sub>2</sub>		I15	84
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИННОЕ)	AD	RX	6A	R <sub>1</sub>	X <sub>2</sub>	B <sub>2</sub>	I55	88
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	AER	RR	3A	R <sub>1</sub>	R <sub>2</sub>		I15	52
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	AE	RX	7A	R <sub>1</sub>	X <sub>2</sub>	B <sub>2</sub>	I55	51
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИННОЕ)	AWR	RR	2E	R <sub>1</sub>	R <sub>2</sub>		I1D	70

## Продолжение

Название	Мнем.	Формат						Вход	Время
			байт 1	байт 2	байт 3	байт 4			
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИНОЕ)	AW	RX	6E	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I5D	63
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	AVR	RR	3E	R <sub>I</sub>	R <sub>2</sub>			IID	46
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	AV	RX	7E	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I5D	46
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИНОЕ)	SDR	RR	2B	R <sub>I</sub>	R <sub>2</sub>			II7	89
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИНОЕ)	SD	RX	6B	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I57	88
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	SER	RR	3B	R <sub>I</sub>	R <sub>2</sub>			II7	58
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	SE	RX	7B	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I57	54
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИНОЕ)	SWR	RR	2F	R <sub>I</sub>	R <sub>2</sub>			IIF	64
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИНОЕ)	SW	RX	6F	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I5F	85
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	SVR	RR	3F	R <sub>I</sub>	R <sub>2</sub>			IIF	48
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	SV	RX	7F	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I5F	51
СРАВНЕНИЕ (ДЛИНОЕ)	CDR	RR	29	R <sub>I</sub>	R <sub>2</sub>			II3	49
СРАВНЕНИЕ (ДЛИНОЕ)	CD	RX	69	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I53	53
СРАВНЕНИЕ (КОРОТКОЕ)	CER	RR	39	R <sub>I</sub>	R <sub>2</sub>			II3	35
СРАВНЕНИЕ (КОРОТКОЕ)	CE	RX	79	R <sub>I</sub>	X <sub>2</sub>	B <sub>2</sub>	D <sub>2</sub>	I53	33

Операнды. Два коротких (команды AER, AE, AVR, AV, SER, SE, SVR, SV, CER, CE) или два длинных (команды ADR, AD, AW, AWR, AW, SDR, SD, SWR, SW, CDR, CD) числа с плавающей запятой, одно из которых расположено всегда в регистре плавающей запятой с номером R<sub>I</sub>, а второе - в регистре плавающей запятой с номером R<sub>2</sub> (формат RR) или в основной памяти по адресу  $\langle X_2 \rangle + B_2 + D_2$ .

Результат. Нормализованная (команды ADR, AD, AER, AE) или ненормализованная (команды AWR, AW, AVR, AV) алгебраическая сумма двух чисел с плавающей запятой, или нормализованная (команды DR, SD, SER, SE), или ненормализованная (команды SWR, SW, SVR, SV) алгебраическая разность первого и второго числа, расположенные в регистре плавающей запятой с номером R<sub>I</sub>. Результаты в операциях над короткими операндами имеют мантиссу из шести цифр, а над длинными - из четырнадцати цифр. Но промежуточные результаты имеют дополнительную цифру, которая служит для увеличения точности конечного результата.

Число с нулевой характеристикой, нулевой мантиссой и положительным знаком называется истинным нулем. Истинный нуль может появиться в результате при определенных величинах операндов.

Устанавливается признак результата:

0 - мантисса результата равна нулю;

1 - результат меньше нуля;

2 - результат больше нуля.

В командах сравнения (команды CDR, CD, CER, CE) первое число сравнивается со вторым и в зависимости от результата сравнения устанавливается признак результата:

- 0 - числа равны,
- 1 - первое число меньше,
- 2 - первое число больше.

Прерывания. Спецификация: короткий операнд не располагается в границах 32-разрядных слов или длинный операнд не располагается в границах 64-разрядных слов, или при указании номера регистра плавающей запятой указан номер, отличный от 1,2,4,6; команда не выполняется, признак результата и данные в регистрах и в памяти остаются без изменения.

Переполнение порядка: в порядке результата при сложении и вычитании возникает переполнение, а мантисса результата отлична от нуля. Мантисса результата нормализована и правильна, знак правильный, а характеристика на  $I28_{10}$  меньше, чем правильная.

Исчезновение порядка: при выполнении операций сложения и вычитания с нормализацией результата порядок стал меньше нуля, а мантисса результата отлична от нуля.

При единичном разряде маски исчезновения порядка мантисса нормализована и правильна, знак правилен, характеристика на  $I28_{10}$  больше, чем правильная. При нулевом разряде маски операция завершается тем, что на место результата записывается истинный нуль.

Значимость: при сложении или вычитании мантисса результата равна нулю. Значение разряда маски потери значимости влияет на результат. При нулевом значении разряда маски выполнение операции завершается тем, что на место результата записывается истинный нуль. При единичном значении разряда маски характеристика и знак мантиссы остаются без изменения.

Адресация (только для команд формата RX). Защита памяти по чтению (только для команд формата RX).

Алгоритм. В микропрограмме операция ВЫЧИТАНИЕ приводится к операции СЛОЖЕНИЕ путем инвертирования знака второго операнда. Сложение двух чисел с плавающей запятой заключается в выравнивании характеристик и сложении мантисс. Характеристики операндов вычитываются, и мантисса операнда с меньшей характеристикой сдвигается вправо на количество цифр, равное величине разности характеристик.

Затем, в зависимости от знаков операндов, производится сложение или вычитание мантисс и получается промежуточная сумма. Промежуточная сумма имеет дополнительную цифру, которая появляется при сдвиге одной из мантисс вправо, только одна такая цифра принимает участие в сложении мантисс. Эта цифра равна нулю, если отсутствовало выравнивание характеристик. Если при сложении возникает переполнение, промежуточная сумма сдвигается вправо на одну цифру, при этом характеристика увеличивается на единицу.

После сложения мантисс для операций с нормализацией промежуточная сумма сдвигается влево для получения нормализованной мантиссы, в освобождающиеся разряды записываются нули, а характеристика уменьшается на число единиц, равное числу сдвигов. Если сдвиги влево промежуточной суммы отсутствовали, промежуточная сумма обрезается до нужного числа разрядов. Знак суммы определяется по алгебраическим правилам.

#### Пример. Сложение с нормализацией.

86 FFFFF FFFFFFFF	
09 00000 8765432I	
89 000FF FFFFFFFF [F]	
-00000 8765432I	
-000FF FFFFFFFF [F]	
FFF00 8765432I [I]	
0000000000000000	
-FFF00 E8765432I [I]	
000 F10789ABCDE [F]	

Первое число	
Второе число	
Выравнивание порядков	
[ ] - дополнительная цифра	
Вычитание мантисс, так как знаки операндов различны	
Результат получился в дополнительном коде	
Перевод мантиссы результата в прямой код	

89 000FF0789ABCDE [F]

Присвоение результату знака и характеристики

86 FF0789ABCDEFOO

Нормализация результата

Пример. Вычитание с нормализацией.

0BA870IO

Первый операнд

8DFFDI34

Второй операнд

0DFFDI34

Инвертирование знака второго операнда

0D00A870

Выравнивание порядков

00A870

Сложение мантисс, так как знаки операндов стали одинаковыми

+FFDI34

Имеет место переполнение

0079A4

Сдвиг мантиссы вправо на один разряд, так как имело место переполнение

100079A

Результат. Порядок увеличен на единицу, так как имел место сдвиг мантиссы вправо

OE10079A

Операция СРАВНЕНИЕ начинается с анализа знаков операндов. При неравных знаках, если мантисса хотя бы одного операнда не равна нулю, то большим считается тот операнд, у которого положительный знак. Если знаки операндов равны, то производится выравнивание порядков и вычитание мантисс с учетом дополнительной цифры. Числа с нулевыми мантиссами считаются равными даже если они отличаются знаками и характеристиками.

Пример. Сравнение.

40 000000I1IIIIII

Первый операнд

F5 000FFF0000FFFF

Второй операнд

2

Признак результата, так как знаки разные и знак "+" у первого числа

Пример. Сравнение.

25 00DC42

Первый операнд

24 OFFIII

Второй операнд

25 00FFII

Знаки у операндов совпадают. Производим выравнивание порядков

00DC42

Вычитание мантисс

-OFFII

Признак результата, так как вычитаем второе число из первого и результат получился в дополнительном коде

FFDD30

I

Диаграмма алгоритма. Подготовка к сложению (вычитанию) мантисс (блоки I02A4, I02B4, I02D4) реализована установкой соответствующей косвенной функции в зависимости от знаков обоих операндов и четности разности порядков. При этом полагается, что в дальнейшем будет сдвигаться второй операнд. Косвенная функция заносится с перекосом: если разница порядков – нечетное число цифр. Этим осуществляется сдвиг операнда на одну цифру вправо. Ниже приведен выбор косвенной функции в зависимости от знаков операндов:

Знак первого операнда	Знак второго операнда	Косвенная функция
+	+	ЗКФ (+)
+	-	ЗКФ (-)
-	+	ЗКФ (- -)
-	-	ЗКФ (+)

Блоки I03A2 и I03E2. Сдвиг мантиссы операнда с меньшим порядком вправо реализуется генерированием соответствующего адреса сдвигаемого опрэнда. Адрес байта, который после сдвига будет младшим, находится вычитанием из адреса младшего байта сдвигаемого операнда целой части от деления разницы порядков на 2.

Блоки I03A4, I03B4, I03D4, I03E4. Чтобы сделать выполнение функции над байтами сдвигаемого и несдвигаемого операндов независимым от четности разницы порядков, после чтения каждой пары байтов сдвигаемого операнда они запоминаются в регистрах Л и Д или Д и Т. Регистры Л и Д используются, когда разница порядков – четное число цифр, четное число целых байтов и нечетное число цифр, нечетное число целых байтов. Регистры Д и Т используются, если разница порядков – четное число цифр, нечетное число целых байтов и нечетное число цифр, четное число целых байтов. Для коротких операндов в старшем полубайте запоминается дополнительная цифра.

На рис. I5, I6, I7, I8 показано, каким образом запоминаются байты сдвигаемого операнда в регистрах и каким образом выполняется функция над байтами несдвигаемого операнда, которые всегда находятся в регистрах Н и З, и над байтами сдвигаемого операнда, которые находятся в регистрах Л и Д или Д и Т.

Байты несдвигаемого операнда

Байты сдвигаемого операнда




Рис. I5. Разница порядков – четное число цифр, четное число целых байтов

Байты несдвигаемого операнда

Байты сдвигаемого операнда




Рис. I6. Разница порядков – четное число цифр, нечетное число целых байтов

для коротких операндов

Байты несдвигаемого  
операнда




Рис. 17. Разница порядков – нечетное число цифр, четное число целых байтов

Байты несдвигаемого  
операнда




Рис. 18. Разница порядков – нечетное число цифр, нечетное число целых байтов

В микропрограмме блоки I03A4 и I03B4 фактически представляют собой один блок, т.е. блок I03A4 содержит в себе блок I03B4. Точно также блоки I03D4 и I03E4 составляют один блок. Выход из блоков I03C4 и I03E4 осуществляется по адресу старшего байта сдвигаемого операнда. После выхода из этих блоков выполняется цикл (блоки I03B4 и I03D4), в котором оставшиеся байты несдвигаемого операнда складываются (вычитываются) с нулями. Выход из этого цикла производится по адресу старшего байта результата. В случае, когда разница порядков больше 6 (для коротких операндов) и больше 13 (для длинных), выполняется сразу цикл сложения (вычитания) мантиссы несдвигаемого операнда с нулем.

В блоках I03A5 и I03E5 результат не записывается в память, а служит для выработки признака результата.

В блоках I03A4, I03B4, I03D4, I03E4, I03A5, I03E5 на вход подается операнд, который сдвигается, а именно: в блоках I03A4, I03B4, I03A5 – первый операнд, в блоках I03D4, I03E4, I03E5 – второй операнд.

Блок I03D6 формирует знак результата, если выполнялась функция вычитания. Знак результата формируется следующим образом.

Занесение косвенной функции осуществлялось исходя из предположения, что сдвигаться будет второй операнд. Если в действительности сдвигался второй операнд, то знак и код результата (прямой или дополнительный) определяются по состоянию триггера переноса, а именно:

ТКФ	Знак результата	Код результата
0	+	Прямой
I	-	Дополнительный

Если сдвигался первый operand, то:

ТКФ	Знак результата	Код результата
0	-	Прямой
I	+	Дополнительный

В блоках I04E1 и I04E2 производится нормализация. Результат заносится в регистры процессора (Л, Д, И, Ф, Н и З). При этом, если число нулевых старших цифр нечетно, то при занесении осуществляется сдвиг на одну цифру влево. Затем результат пересыпается в память таким образом, чтобы старшая цифра была ненулевой.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
M		Не используется
Φ	Адрес следующей микрокоманды	Рабочий регистр в блоке I04E2 Запоминание дополнительной цифры при коротких операндах в блоках I03A4, I03B4, I03D4, I03E4, I03A5, I03E5
E		Хранит адрес сдвигаемого операнда в блоке I03A2 Хранит адрес промежуточного результата в блоках I03D4, I03E4 Запоминание порядка результата в блоках I03C5, I03D5
Г	Для формата RX: $\langle x_2 \rangle + b_2 + n_2$	Не используется
P	Для формата RR:	Запоминание старшей цифры результата в блоках I03A4, I03B4, I03D4, I03E4 Рабочий регистр в блоке I04E2
И	$b_2 \ 1000$	Адресный регистр оперативной памяти Рабочий регистр в блоке I04E2
П	-	Запоминание знака результата в блоках I02B6, I02C6, I03B6
T	$\langle R_2 \ 1000 \rangle$	Запоминание разницы порядков в блоке I02C7 Рабочий регистр в блоках I03A4, I03B4, I03D4, I03E4, I03A5, I03E5 Запоминание количества нулевых старших цифр в блоке I04E1 Хранит адрес промежуточного результата в блоках I03E7, I04E2

Регистры и триггеры	Исходное состояние	Назначение
у	$\langle R_1 \text{ I}000 \rangle$	Хранит адрес несдвигаемого операнда в блоке I03E2 Хранит адрес промежуточного результата в блоках I03A4, I03B4 Хранит адрес конечного результата в блоках I03E7, I04E2
Д	Код операции	Запоминание порядка второго операнда в блоке I02C1 Рабочий регистр в блоках I03A4, I03B4, I03D4, I03E4, I03A5, I03E5, I04E2
Л	Для формата RR: $R_1 \ R_2$ Для формата RX: $R_1 \ X_2$	Рабочий регистр в блоках I03A4, I03B4, I03D4, I03E4, I03A5, I03E5, I04E2
ЕС2	0 – формат RX I – формат RR	Индикатор формата команды Рабочий индикатор в блоках I03A7, I04E1
ЕС3	0	0 – операция сложения и вычитания I – операции сравнения Рабочий индикатор в блоке I04E1
ЕС4	0 – короткий операнд I – длинный операнд	Индикатор длины операнда
ЕС5	0 – операция с нормализацией I – операция без нормализации	Индикатор нормализации результата Рабочий индикатор в блоке I04E1

## 20.2. Микропрограммы DINOR, MFP, DFP, RDIN

Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
УМНОЖЕНИЕ (КОРОТКОЕ)	MER	RR	3C	$R_1 \ R_2$			I19	480
УМНОЖЕНИЕ (КОРОТКОЕ)	ME	RX	7C	$R_1 \ X_2$	B <sub>2</sub>	D <sub>2</sub>	I59	480
УМНОЖЕНИЕ (ДЛИННОЕ)	MDR	RR	2C	$R_1 \ R_2$			I19	I230
УМНОЖЕНИЕ (ДЛИННОЕ)	MD	RX	6C	$R_1 \ X_2$	B <sub>2</sub>	D <sub>2</sub>	I59	I230
ДЕЛЕНИЕ (КОРОТКОЕ)	DER	RR	3D	$R_1 \ R_2$			IIB	380
ДЕЛЕНИЕ (КОРОТКОЕ)	DE	RX	7D	$R_1 \ X_2$	B <sub>2</sub>	D <sub>2</sub>	I5B	380
ДЕЛЕНИЕ (ДЛИННОЕ)	DDR	RR	2D	$R_1 \ R_2$			IIB	2050
ДЕЛЕНИЕ (ДЛИННОЕ)	DD	RX	6D	$R_1 \ X_2$	B <sub>2</sub>	D <sub>2</sub>	I5B	2050

Операнды. Два коротких (команды MER, ME, DER, DE) или длинных (команды MDR, MD, DDR, DD) числа с плавающей запятой, одно из которых расположено в регистре плавающей запятой R<sub>1</sub>, а второе в регистре плавающей запятой R<sub>2</sub> (команды формата RR) или в основной памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  (команды формата RX).

Результат. Команды умножения. Нормализованное произведение исходных чисел, записанное в регистре плавающей запятой R<sub>1</sub>. Мантисса произведения оказывается нормализованной за счет предварительной нормализации исходных операндов и нормализации промежуточного произведения, если в этом есть необходимость. Для длинных операндов перед нормализацией мантисса обрезается до 15 разрядов. Для коротких операндов (мантиссы из шести цифр) мантисса произведения имеет 14 цифр, причем две младшие цифры мантиссы всегда равны нулю. Знак произведения определяется по алгебраическим правилам. Если все цифры мантиссы промежуточного произведения равны нулю, то результат делается равным истинному нулю.

Команды деления. Нормализованное частное от деления числа, расположенного в регистре R<sub>1</sub> (делимое) на число, расположенное в регистре R<sub>2</sub> или в основной памяти (делитель), записанное в регистре R<sub>1</sub>. В случае коротких операндов младшие 32 разряда регистра R<sub>1</sub> игнорируются и остаются без изменения. Мантисса оказывается нормализованной за счет обязательной предварительной нормализации исходных чисел. В образовании частного принимают участие все цифры мантиссы делимого, даже если нормализованная мантисса делимого больше нормализованной мантиссы делителя. Необходимость в нормализации промежуточного частного никогда не возникает, хотя может потребоваться сдвиг вправо. При сдвигах характеристика промежуточного произведения корректируется. Мантисса частного обрезается до нужного числа цифр. Знак частного определяется по алгебраическим правилам. Если мантисса делимого равна нулю, то результат операции – истинный нуль.

Прерывания. Спецификация: указан номер регистра плавающей запятой, отличный от 0, 2, 4, 6, или в командах формата RX короткий (длинный) операнд не расположен на границе слова (двойного слова). Реализуется в микропрограмме ВЫБОР.

Исчезновение порядка: характеристика окончательного результата меньше нуля. При единичном значении маски исчезновения порядка мантисса нормализована и правильна, знак правилен, характеристика на I28<sub>10</sub> больше, чем правильная. При нулевом разряде маски операция завершается тем, что на место результата записывается истинный нуль. Сигнал об исчезновении порядка не возникает при предварительной нормализации операндов и для промежуточного частного.

Переполнение порядка: значение характеристики конечного результата превышает I27. Операция доводится до конца. Мантисса результата правильная и нормализованная, знак правильный и характеристика на I28<sub>10</sub> меньше, чем истинная. Переполнение порядка отсутствует, если значение характеристики превышает I27 только для промежуточного произведения, а характеристика конечного результата благодаря нормализации находится в пределах допустимых значений.

Деление с плавающей запятой: мантисса делителя равна нулю; делимое остается без изменения.

Адресация. Защита памяти по чтению (только для MD, ME, DD, DE).

Алгоритм. Во всех командах умножения и деления с плавающей запятой операнды нормализуются: мантисса операнда сдвигается влево на количество старших нулевых шестнадцатиричных разрядов, а из характеристики вычитается число, равное количеству старших нулевых шестнадцатиричных разрядов. Нормализованные таким образом операнды запоминаются. Если в процессе нормализации оказалось, что мантисса операнда равна нулю, то в зависимости от выполняемой операции получится или нулевой результат, или осуществляется переход на программу прерываний по некорректности деления.

Если мантисса первого операнда равна нулю, то результат всегда принимается равным истинному нулю.

При выполнении команд деления из характеристики нормализованного делимого вычитается характеристика нормализованного делителя, мантисса делимого делится на мантиссу делителя, окончательно формируется характеристика и знак результата, определяются случаи переполнения или исчезновения порядка, и, в зависимости от этого, формируется код выхода на микропрограмму ВЫБОР или на соответствующее прерывание. Перед делением мантисс образуются кратные нормализованной мантиссы делителя: Д, 2Д, 4Д, 8Д, где Д – мантисса делителя, чтобы при двоичном делении не было

необходимости в сдвигах на один разряд. Алгоритм деления мантисс основан на алгоритме двоичного деления без восстановления остатка. Цикл деления заключается в вычитании (сложении) из делительного кратных делителя  $8\Delta$ ,  $4\Delta$ ,  $2\Delta$  и  $\Delta$ . После каждого вычитания (сложения) определяется бит частного: если остаток положительный, то бит частного равен единице, если отрицательный – то нулю. При отрицательном остатке выполняется сложение, а при положительном – вычитание кратных делителя из остатка. После получения четырех битов частного остаток сдвигается на четыре бита влево, и цикл деления повторяется.

Если старшая шестнадцатиричная цифра при таком делении получилась равной нулю, то она игнорируется, и старшей цифрой мантиссы будет вторая вычисленная цифра. Характеристика результата в этом случае равна разности характеристик делимого и делителя, увеличенной на 64.

Если же старшая шестнадцатиричная цифра частного при делении мантисс отлична от нуля, то вычисленная характеристика результата увеличивается на единицу.

#### Пример выполнения деления (все числа в шестнадцатиричной системе счисления).

3B000278	Делимое
3503456I	Делитель
38278000	Нормализованное делимое
34355610	Нормализованный делитель
38-34+40=44	Предварительно вычисленная характеристика результата
278000	Мантисса нормализованного делимого
345610	Мантисса нормализованного делителя
345610=Δ	
68AC20=2Δ	
D15840=4Δ	
IA2B080=8Δ	

#### Получение цифр мантиссы частного

-	00278000	
-	<u>0IA2B080 (8Δ)</u>	
	FE84CF80	Старший бит результата равен 0
+	<u>00D15840 (4Δ)</u>	
	FF5627C0	Следующий бит результата равен 0
+	<u>0068AC20 (2Δ)</u>	
	FFBED3E0	Следующий бит результата равен 0
+	<u>00345610 (1Δ)</u>	
	FFF329F0	Следующий бит результата равен 0 Сдвиг остатка на четыре бита влево
+	<u>0IA2B080 (8Δ)</u>	
	00D54F80	Следующий бит результата равен 1
-	<u>00D15840 (4Δ)</u>	
	0003F740	Следующий бит результата равен 1
-	<u>0068AC20 (2Δ)</u>	
	FF9B4B20	Следующий бит результата равен 0
+	<u>00345610 (1Δ)</u>	
	FFCFA130	Следующий бит результата равен 0 Сдвиг остатка на четыре бита влево

- + **FCFA1300**  
+ **OIA2B080 (8Д)**  
**FE9CC380**  
Следующий бит результата равен 0
- + **00DI5840 (4Д)**  
**FF6E1BC0**  
Следующий бит результата равен 0
- + **0068AC20 (2Д)**  
**FFD6C7EO**  
Следующий бит результата равен 0
- + **00345610 (1Д)**  
**000B1DFO**  
Следующий бит результата равен 1
- **00B1DFO0**  
**OIA2B080 (8Д)**  
**FF0F2E80**  
Сдвиг остатка на четыре бита влево  
Следующий бит результата равен 0
- + **00DI5840 (4Д)**  
**FFE086C0**  
Следующий бит результата равен 0
- + **0068AC20(2Д)**  
**004932EO**  
Следующий бит результата равен 1
- **00345610 (1Д)**  
**0014DCDO**  
Следующий бит результата равен 1  
Сдвиг остатка на четыре бита влево
- **O14DCD00**  
**OIA2B080 (8Д)**  
**FFAB1C80**  
Следующий бит результата равен 0
- + **00DI5840 (4Д)**  
**007C74C0**  
Следующий бит результата равен 1
- **0068AC20 (2Д)**  
**0013C8A0**  
Следующий бит результата равен 1
- **00345610 (1Д)**  
**FFDF7290**  
Следующий бит результата равен 0  
Сдвиг остатка на четыре бита влево
  
- + **FDF72900**  
+ **OIA2B080 (8Д)**  
**FF99D980**  
Следующий бит результата равен 0
- + **00DI5840 (4Д)**  
**006B31C0**  
Следующий бит результата равен 1
- **0068AC20 (2Д)**  
**000285A0**  
Следующий бит результата равен 1
- **00345610(1Д)**  
**FCE2F90**  
Следующий бит результата равен 0  
Сдвиг остатка на четыре бита влево
  
- + **FCE2F900**  
+ **OIA2B080 (8Д)**  
**FE85A980**  
Следующий бит результата равен 0
- + **00DI5840 (4Д)**  
**FF5701C0**  
Следующий бит результата равен 0
- + **0068AC20 (2Д)**  
**FFBFADEO**  
Следующий бит результата равен 0
- + **00345610 (1Д)**  
**FFF403F0**  
Следующий бит результата равен 0

Так как старшая шестнадцатиричная цифра мантиссы результата равна нулю, то она игнорируется. Результат деления со знаком и характеристикой:

44 С13660

Умножение с плавающей запятой заключается в перемножении мантисс нормализованных операндов и сложении их порядков.

Алгоритм умножения мантисс операндов представляет последовательный анализ цифр множителя, и, в зависимости от значения анализируемой цифры, происходит сложение (или вычитание) кратных множимого с промежуточным произведением в соответствии с табл. 26.

Таблица 26

Цифра множителя	Умножение на предыдущую цифру выполнялось при помощи сложения	Умножение на предыдущую цифру выполнялось при помощи вычитания
0	-	+M
I	+M	+2M
2	+2M	+2M+M
3	+2M+M	+2M+2M
4	+2M+2M	+5M
5	+5M	+5M+M
6	+5M+M	+5M+2M
7	+5M+2M	+5M+2M+M
8	+5M+2M+M	-5M-2M
9	-5M-2M	-5M-M
A	-5M-M	-5M
B	-5M	-2M-2M
C	-2M-2M	-2M-M
D	-2M-M	-2M
E	-2M	-M
F	-M	-

Поле промежуточного произведения (сумматор) находится на месте первого операнда в регистре плавающей запятой; перед началом умножения мантисс в него записываются нули. В рабочей области формируются кратные мантиссы множимого: M, 2M, 5M.

После умножения на одну цифру множителя промежуточное произведение сдвигается на четыре разряда вправо.

Если умножение на старшую цифру множителя велось с помощью вычитания, то после сдвига промежуточного произведения к нему прибавляется еще множимое (M).

Характеристика результата равна сумме характеристик порядков, уменьшенной на число 64. Если после того, как умножение на все цифры множителя закончено, окажется, что старшая цифра мантиссы результата равна нулю, то результат нормализуется: мантисса сдвигается на одну шестнадцатиричную цифру влево, характеристика уменьшается на единицу.

При вычислении характеристики происходит анализ ее на переполнение или исчезновение порядка.

#### Пример умножения с плавающей запятой.

65000I2I	Множимое
4200IIFI2	Множитель
62I2I000	Нормализованное множимое
40IFI200	Нормализованный множитель

Кратные мантиссы множимого, дополненной нулями до 14 цифр.  
На место характеристики записаны нули.

001210000000000 = M,

002420000000000 = 2M,

005A50000000000 = 5M.

Две младшие цифры мантиссы нормализованного множителя равны нулю, поэтому при умножении на них ничего в сумматор не прибавляется, производится только сдвиг вправо. В примере показывается перемножение мантисс, начиная с умножения на младшую значащую цифру множителя.

0000000000000000	Прибавление 2M
+ <u>0024200000000000</u>	
0024200000000000	Сдвиг вправо
+ <u>0012100000000000</u>	Прибавление M
0014520000000000	Сдвиг вправо
- <u>0012100000000000</u>	Вычитание M
<b>FFEF352000000000</b>	Сдвиг вправо
+ <u>0024200000000000</u>	Прибавление 2M
0023I352000000000	Сдвиг вправо
00023I35200000000	Мантисса промежуточного произведения

Вычисление характеристики промежуточного произведения:  $62+40-40 = 62$ .

После нормализации промежуточного произведения получается результат: 6I23I35200000000.

Диаграмма алгоритма. I06C1. Мантисса второго операнда прогоняется через арифметический блок для определения количества начальных нулевых шестнадцатиричных цифр. Значение счетчика адреса команды запоминается в локальной памяти.

I06C3, I06C4. Нормализация операнда происходит по одной из 4 ветвей в зависимости от количества старших шестнадцатиричных нулевых разрядов в мантиссе.

Нормализация первого операнда происходит так же, как и второго.

Нормализованные мантиссы и порядок запоминаются в рабочей области локальной памяти.

I07B2. Мантисса нормализованного делимого пересыпается в регистры Л, Р, И. Цикл пересылки осуществляется при помощи адресных регистров Д и Т. Выход из цикла – при помощи установки и анализа триггера BC2.

I07C2. Формирование кратных мантиссы делителя (8Д, 4Д, 2Д) осуществляется при помощи цикла, который выполняет сдвиг на 1 разряд влево. При организации цикла регистр Д используется как адресный регистр байтов числа, которое сдвигается, а регистр Т – как адресный регистр байтов результата сдвига. Устанавливается признак формирования старшего байта мантиссы результата (ОБС5).

I07B3, I07D3. Поскольку мантисса нормализованного делимого, а затем и остаток для длинных и коротких операндов находятся в различных местах, то деление проходит по различным веткам микропрограммы для каждого случая.

Цикл деления заключается в вычитании (сложении) из делимого кратных делителя 8Д, 4Д, 2Д и Д в следующей последовательности: вычитание (сложение) 8Д из делимого, анализ наличия переноса, запись старшего бита в цифре результата. Это повторяется еще три раза, но используются кратные делителя 4Д, 2Д и Д. Таким способом формируется цифра результата, состоящая из четырех битов. Биты частного накапливаются в регистре Е; после каждого вычитания (сложения) содержимое регистра Е сдвигается на один разряд влево, а в младший разряд заносится 0 или 1 в зависимости от выполняемого действия и наличия переноса из старшего разряда. Выбор цифры результата иллюстрируется табл. 27.

Таблица 27

Действие	БС2	Перенос из старшего разряда	Цифра результата	Заносится косвенная функция
Сложение	ОБС2	есть	I	-
Сложение	ОБС2	нет	0	+
Вычитание	IEC2	есть	0	+
Вычитание	IEC2	нет	I	-

Циклы деления для коротких и длинных операндов организованы одинаковым способом. В них регистр D используется как адресный регистр кратных делителя, регистр T для длинных операндов используется как адресный регистр остатка.

Триггер БС2 указывает, какое действие выполняется:

IEC2 - вычитание,  
ОБС2 - сложение.

Выход из цикла организован при помощи сравнения адресов.

I07C4. Проверяется указатель формирования старшего байта мантиссы частного БС5.

I07B4. Для того, чтобы проверить весь ли байт результата готов (2 шестнадцатиричные цифры вычислены или нет), вычитается единица из содержимого регистра Г и анализируется полученный результат. В регистр Г перед началом вычисления очередного байта результата заносится константа, равная 2 (блоки I07B6, I07B7, I07C2).

I07C4, I07D4. Если вычисляется старший байт мантиссы частного, то признак формирования старшего байта - ОБС5, но так как может оказаться, что старшая цифра результата равна 0 и придется вычислять еще одну цифру для получения старшего байта, то вводится еще признак (БС3) для указания, окончательно ли сформирован старший байт мантиссы и характеристика результата.

I07C5. При вычислении характеристики результата к разности характеристик прибавляется 64.

I07E6. При вычислении характеристики результата к разности характеристик прибавляется 65.

I07E9. В регистр Г заносится константа I. Устанавливается признак ОБС3, так как характеристика результата уже вычислена.

I07E4. Устанавливаются признаки того, что характеристика и старший байт мантиссы результата уже вычислены и записаны в память: (IEC5, IEC3); в регистр Г заносится константа 2.

I08B6. Функциональный переход на различные прерывания или выборку по константам, заготовленным заранее в регистре Ф:

константа 3 - переход к ПИСП,  
константа 4 - переход на ВЫБОР,  
константа 5 - обнуление результата и переход на ВЫБОР,  
константа 6 - переход на ПЦПЗ,  
константа 7 - переход на ПЦПШ.

Предварительно в регистрах МФЕ восстанавливается СЧАК.

I09A1. Кратные множимого M, 2M, 5M формируются в следующей последовательности, мантисса множимого сдвигается на один разряд влево для получения 2M, затем 2M сдвигается на один разряд влево и формируется 4M, после этого 4M и M складываются для получения 5M. 5M записывается в рабочую область на место 4M. Триггеры БС3 и БС4 используются для организации однократного или двукратного прохождения цикла сдвига в зависимости от длины операнда, регистры Т и Д используются как адресные.

I09B0. В регистр плавающей запятой R<sub>1</sub>, на место множимого, записываются нули для того, чтобы в нем организовать сумматор. Регистр У используется как адресный, триггер БС2 служит для организации двукратного прохождения цикла.

I09C0. Считываются два младших байта мантиссы множителя и записываются в регистры Ф и Е.

I09D1. По цифре множителя, расположенной в младшей тетраде регистра Е, и по индикатору предыдущего действия, триггеру БС2, осуществляется переход на 32 направления.

Если умножение на предыдущую цифру множителя велось с помощью сложения, то триггер BC2 установлен в 1, если при помощи вычитания, то - в 0.

I09A2, I09B2, I09C2, I09A3, I09C3, I09D3, I09A4, I09B4, I09C4, I09D4, I09A5, I09B5, I09C5, I09D5. Настройка осуществляется занесением косвенной функции "+" или "-", а также занесением адреса соответствующего кратного множимого в адресный регистр T.

I09C7. Регистры T и U используются как адресные регистры.

I09C8. Анализируется триггер BC5, IBC5 означает, что умножение закончено.

I09D8. Осуществляется в любой переход по цифре множителя и указателю предыдущего действия BC2 на 32 направления, где (лист II0, лист III) определяется, закончено ли умножение на данную цифру множителя или еще нужно прибавить (вычесть) какое-либо кратное множимого в сумматор, и ведется подготовка к этому сложению (вычитанию).

II0E4, IIIC7. Когда выполнение умножения на данную цифру закончено, устанавливается признак предыдущего действия IBC2, если выполнялось сложение, и IBC2, если выполнялось вычитание.

II2D1. В регистре L организован счетчик цифр множителя. В него заносится константа 4 или 2, равная количеству цифр множителя, помещенных в регистры Ф и Е. После умножения на очередную цифру множителя из счетчика вычитается единица, а содержимое регистров Ф и Е сдвигается на четыре разряда вправо, и следующая цифра множителя оказывается в младшей тетраде регистра Е.

Когда после вычитания единицы в регистре L остается нуль, считаются следующие байты множителя и помещаются в регистры Ф и Е, вновь заносится константа в счетчик (регистр L), и цикл умножения повторяется.

II2A1. Установка IBC5.

II2A3. Анализируется триггер BC5.

II2B3. Анализируется триггер BC2.

II2D8. Функциональный переход по заранее подготовленной константе на микропрограмму ВЫБОР или соответствующее прерывание.

### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение в микропрограмме		
		DINOR	DFP	MFP
M		Не используется	Не используется	Не используется
Ф	Счетчик адреса команды	Запоминается знак и характеристика операнда	Хранятся константы для функционального перехода на выходы из микропрограммы	Хранятся цифры множителя
E		Запоминается характеристика операнда без знака	Накапливаются биты частного	Хранятся цифры множителя
Г		Хранится текущий адрес байтов нормализуемого операнда	Используется как счетчик при вычислении цифр частного	Не используется
P	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$ или $R_2 \text{ I}000$		При делении коротких чисел здесь располагается байт остатка	Хранятся байты чисел при вычислениях
И			При делении коротких чисел здесь располагается байт остатка	Хранятся байты чисел при вычислениях

Регистры и триггеры	Исходное состояние	Назначение в микропрограмме		
		DINOR	DFF	MFP
П		Заносятся три младших разряда текущего адреса байтов нормализованного операнда. Анализируется для выхода из цикла	П=1 – признак неправильной характеристики результата	Не используется
Т	$\langle R_2 \text{ I}000 \rangle$	Хранится текущий адрес байтов нормализованного числа	Адресный регистр результата при формировании кратных делителя, при пересылке длинного делимого в ЛП при делении чисел. При делении коротких чисел располагается старший байт остатка	Хранятся константы для функционального перехода на выходы из микропрограммы
У	$R_I \text{ I}000$	Во время нормализации второго операнда хранится адрес первого операнда		Адресный регистр байтов промежуточного произведения
Л	-	Запоминается количество сдвигов при нормализации	При делении коротких операндов располагается байт остатка	Счетчик цифр множителя
Д	Код операции	Хранится адрес начала операнда; хранятся байты мантиссы делителя при сдвиге ее на одну цифру влево	Адресный регистр	Адресный регистр байтов множителя при умножении. Адресный регистр кратных множимого при их формировании
БС2	IEC2 при формате RR OBC2 при формате RX	Индикатор формата команды:  IEC2 – RR OBC2 – RX	Для организации двойного прохождения цикла формирования кратных делителя в случае длинных операндов.  В цикле деления: IEC2 – вычитание OBC2 – сложение	Индикатор предыдущего действия:  IEC2 – сложение OBC2 – вычитание
БС3	OBC3	Используется при выполнении сдвига мантиссы на 3 и 4 шестнадцатиричные цифры	OBC3 – признак того, что характеристика результата вычислена.  Индикатор четности адреса полученного байта результата: OBC3 – нечетный, IEC3 – четный	Для организации двукратного прохождения циклов

Регистры и триггеры	Исходное состояние	Назначение в микропрограмме		
		DINOR	DFP	MFP
BC4	IBC4 - длинные операнды OBC4 - короткие операнды	Индикатор длины операндов: IBC4 - длинные OBC4 - короткие	Индикатор длины операндов: IBC4 - длинные OBC4 - короткие	Индикатор длины операндов: IBC4 - длинные OBC4 - короткие
BC5	OBC5 - в формате RR IBC5 - в формате RX	Индикатор нормализуемого операнда: IBC5 - первый операнд, OBC5 - второй операнд	Индикатор формирования старшего байта мантиссы частного: OBC5 - формируется старший байт	Индикатор умножения на последнюю цифру множителя
ЛП 04-05 I4-I6 24-25 34-35	-	Мантисса нормализованного множимого	Мантисса нормализованного делимого (длинного) Остаток при делении	Мантисса множимого (нормализованного): M
06-07 I6-I7 26-27 36-37	-	Мантисса нормализованного делимого	Увосьмеренная мантисса нормализованного делителя: 8Д	Не используются
44-45 54-55 64-65 74-75	-	Не используются	Не используются	Удвоенная мантисса нормализованного множимого: 2M
46-47 56-57 66-67 76-77	-	Не используются	Учетверенная мантисса нормализованного делителя: 4Д	Не используются
84-85 94-95 A4-A5 B4-B5	-	Не используются	Не используются	Упятеренная мантисса нормализованного множимого: 5M
86-87 96-97 A6-A7 B6-B7	-	Не используются	Удвоенная мантисса нормализованного делителя: 2Д	Не используются
C4-C5 D4-D5 E4-E5 F4-F5	-	Мантисса нормализованного множителя	Не используются	Мантисса нормализованного множителя
C6-C7 D6-D7 E6-E7 F6-F7	-	Мантисса нормализованного делителя	Мантисса нормализованного делителя: M	Не используются

Регистры и триггеры	Исходное состояние	Назначение в микропрограмме		
		DINOR	DFF	MFP
IE	-	Не используются	Характеристика нормализованного делимого	Характеристика нормализованного множимого
IF	-	Не используются	Характеристика нормализованного делителя	Характеристика нормализованного множителя
ZE	-	Не используются	Знак результата	Знак результата

### 20.3. Микропрограмма MFLP

#### Команды

Название	Мнемоника	Формат			Вход	Время
			байт 1	байт 2		
ПОПОЛАМ (КОРОТКОЕ)	HER	RR	34	R <sub>1</sub> R <sub>2</sub>	I09	36
ПОПОЛАМ (ДЛИНОЕ)	HDR	RR	24	R <sub>1</sub> R <sub>2</sub>	I09	66

Операнды. Короткое (HER) или длинное (HDR) число с плавающей запятой, расположенное в регистр плавающей запятой с номером R<sub>2</sub>.

Результат. Короткое (HER) или длинное (HDR) число с плавающей запятой, равное исходному числу, уменьшенному вдвое и нормализованному. Промежуточный результат имеет дополнительную цифру мантиссы, которая учитывается при нормализации. Результат помещается в регистр плавающей запятой с номером R<sub>1</sub>.

Если мантисса исходного числа равна нулю, то знак, порядок и мантисса результата заполняются нулями.

Прерывания. Спецификация: указан номер регистра плавающей запятой, отличный от 0,2,4,6 (реализовано в микропрограмме ВЫБОР).

Исчезновение порядка: нормализация вызывает сокращение характеристики до величины ниже нуля. Если маска исчезновения порядка равна нулю, то знак, мантисса и характеристика становятся нулевыми.

При единичном значении маски возникает прерывание программы. Результат нормализуется; знак и мантисса его остаются правильными, а характеристика устанавливается на I28<sub>10</sub> больше действительного значения.

Алгоритм. Мантисса сдвигается вправо на один двоичный разряд, начиная со старших байтов; знак не изменяется. Содержимое младшего бита помещается в старший разряд дополнительной цифры.

Управление передается микропрограмме ASCFP, которая производит нормализацию промежуточного результата.

Диаграмма алгоритма. См. диаграмму.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г		Рабочий регистр
Р		Рабочий регистр
И	R <sub>2</sub> 1000	Хранит текущий адрес байтов операнда
П		Хранит знак результата

Регистры и триггеры	Исходное состояние	Назначение
T	$\langle R_2 \text{ I}000 \rangle$	$\langle R_2 \text{ I}000 \rangle$
у	$R_2 \text{ I}000$	Хранит текущий адрес байтов промежуточного результата
M	Счетчик адреса команды	Не используется
Ф		Хранит дополнительную цифру
E		Рабочий регистр
ЕС4	IEC4 - длинный операнд OEC4 - короткий операнд	Индикатор длины операндов

## 21. ПЛАВАЮЩАЯ ЗАПЯТАЯ. ОПЕРАЦИИ ЗАГРУЗКИ

## 21.I. Микропрограмма LFP

Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ЗАГРУЗКА (КОРОТКАЯ)	LER	RF	38	$R_1 R_2$			III	I0
ЗАГРУЗКА (КОРОТКАЯ)	LE	RX	78	$R_1 X_2$	$B_2$	$D_2$	I5I	8
ЗАГРУЗКА (ДЛИННАЯ)	LDR	RR	28	$R_1 R_2$			III	22
ЗАГРУЗКА (ДЛИННАЯ)	LD	RX	68	$R_1 X_2$	$B_2$	$D_2$	I5I	2I
ЗАГРУЗКА И ПРОВЕРКА (КОРОТКАЯ)	LTER	RR	32	$R_1 R_2$			I05	I0
ЗАГРУЗКА И ПРОВЕРКА (ДЛИННАЯ)	LTDR	RR	22	$R_1 R_2$			I05	22
ЗАГРУЗКА ДОПОЛНЕНИЯ (КОРОТКАЯ)	LCER	RR	33	$R_1 R_2$			I07	I0
ЗАГРУЗКА ДОПОЛНЕНИЯ (ДЛИННАЯ)	LCDR	RR	23	$R_1 R_2$			I07	22
ЗАГРУЗКА ПОЛОЖИТЕЛЬНАЯ (КОРОТКАЯ)	LPER	RF	30	$R_1 R_2$			I0I	I0
ЗАГРУЗКА ПОЛОЖИТЕЛЬНАЯ (ДЛИННАЯ)	LPDR	RR	20	$R_1 R_2$			I0I	22
ЗАГРУЗКА ОТРИЦАТЕЛЬНАЯ (КОРОТКАЯ)	LNER	RR	3I	$R_1 R_2$			I03	I0
ЗАГРУЗКА ОТРИЦАТЕЛЬНАЯ (ДЛИННАЯ)	LNDR	RR	2I	$R_1 R_2$			I03	22

Операнды. Короткое (команды LER, LE, LTER, LCER, LPER, LNER) или длинное (команды LDR, LD, LTDR, LCDR, LPDR, LNDR) число с плавающей запятой, расположенное в командах LE и LD в основной памяти по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  или в регистре плавающей запятой с номером  $R_2$  во всех остальных случаях.

Результат. Исходное число, переписанное в регистр плавающей запятой с номером  $R_I$ :

а) без изменения в командах LPER, LPDR;

б) с отрицательным знаком (даже если мантисса результата равна нулю) в командах LNER, LNDR;

в) с положительным знаком в командах LPER, LPDR;

г) с противоположным знаком в командах LCER, LCDR.

В командах LE, LD, LER, LDR признак результата не изменяется. В остальных командах устанавливается признак результата:

0 - мантисса результата равна нулю,

1 - результат меньше нуля,

2 - результат больше нуля.

Прерывания. Спецификация: в команде указан номер регистра плавающей запятой, отличный от 0, 2, 4, 6, или (в командах LE и LD) адрес основной памяти  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$  не соответствует границе слова или двойного слова в зависимости от длины операнда (реализовано в микропрограмме ВЫБОР).

Адресация (только для LE и LD).

Защита памяти по чтению.

Алгоритм. Формирование содержимого регистра  $R_I$  начинается со старших байтов.

Диаграмма алгоритма. II5C5. Выход из цикла осуществляется посредством анализа текущего адреса байтов результата.

II5A6. Установка признака результата производится путем прогонки старшего байта результата, находящегося в регистре Л, через арифметико-логический блок, после чего устанавливается признак результата по микрооперации KVI.

### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранится текущий адрес байтов операнда
У	$R_I 1000$	Хранится текущий адрес байтов результата
Л	$R_I X_2$	Запоминается старший байт результата
БС2	IBC2 - признак формата RR OBC2 - признак формата RX	IBC2 - признак формата .RR OBC2 - признак формата RX
БС3	0	Индикатор формирования признака результата: IBC3 - признак результата устанавливается
БС4	IBC4 - признак длинного операнда OBC4 - признак короткого операнда	IBC4 - признак длинного операнда OBC4 - признак короткого операнда

## 22. ПЛАВАЮЩАЯ ЗАПЯТАЯ. ОПЕРАЦИИ ЗАПИСИ

### 22.1. Микропрограмма SFP

#### Команды

Название	Мнем.	Формат					Вход	Время
			байт 1	байт 2	байт 3	байт 4		
ЗАПИСЬ В ПАМЯТЬ (КОРОТКАЯ)	STE	RX	70	$R_I X_2$	$B_2$	$D_2$	I4I	I0
ЗАПИСЬ В ПАМЯТЬ (ДЛИННАЯ)	STD	RX	60	$R_I X_2$	$B_2$	$D_2$	I4I	I9

Операнды. Короткое (команда STE) или длинное (команда STD) число с плавающей запятой, расположенное в регистре плавающей запятой с номером  $R_I$ .

Результат. Операнд переписывается в основную память по адресу  $\langle X_2 \rangle + \langle B_2 \rangle + D_2$ .

Прерывания. Спецификация: указан номер регистра плавающей запятой, отличный от 0, 2, 4, 6 или адрес результата не совпадает с границей слова (STE) или двойного слова (STD) (реализовано в микропрограмме ВЫБОР).

Адресация. Защита памяти по записи.

Алгоритм. Пересылка операнда происходит, начиная со старших байтов.

Диаграмма алгоритма. См. диаграмму.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
G P И	$\langle X_2 \rangle + \langle B_2 \rangle + D_2$	Хранится текущий адрес байтов операнда
У	$R_I 1000$	Хранится текущий адрес байтов операнда
БС3	ОБС3	ОБС3 - признак того, что переписывается первая или третья пара байтов IEC3 - признак того, что переписывается вторая или четвертая пара байтов
БС4	IEC4 - длинные операнды OBC4 - короткие операнды	IEC4 - пересылка закончена, OBC4 - пересылка не закончена

## 23. ПРИВИЛЕГИРОВАННЫЕ КОМАНДЫ. ЗАЩИТА ПАМЯТИ. ОПЕРАЦИИ НАД КЛЮЧАМИ

### 23.1. Микропрограмма КЛЮЧП

#### Команды

Название	Мнем.	Формат			Вход	Время
			байт 1	байт 2		
УСТАНОВИТЬ КЛЮЧ ПАМЯТИ	SSK	RR	08	$R_I R_2$	I50	I9
ПРОЧИТАТЬ КЛЮЧ ПАМЯТИ	ISK	RR	09	$R_I R_2$	I52	I3

Операнды. Старшие 13 разрядов адреса блока основной памяти объемом в 2048 байтов, расположенные в разрядах 8–20 общего регистра  $R_2$ . В связи с тем, что максимальный объем памяти в модели равен 256К, разряды 8–13 игнорируются. Новое значение ключа памяти адресуемого блока, расположенное в разрядах 24–28 общего регистра  $R_1$  (команда SSK) или его текущее значение, расположенное в запоминающем устройстве ключей памяти (команда ISK).

Результат. В разряды 24–28 общего регистра  $R_1$  записывается его текущее значение, а в разряды 29–31 – нуль (команда ISK) или же ключу адресуемого блока памяти и его дублю в мультиплексной памяти присваивается новое значение.

Примечание. В мультиплексной памяти отведена область, где дублируется содержимое запоминающего устройства ключей памяти. На рис. I9 показано формирование адреса ячейки, содержащей дубль ключа данного блока памяти.




Рис. I9. Формирование адреса дубля ключа памяти

Прерывания. Привилегированная операция: 15-й разряд ССП равен I, т.е. процессор находится в состоянии "задача".

Спецификация: разряды 28–31 общего регистра  $R_2$  не равны нулю.

Диаграмма алгоритма. В блоке II9AI наличие блока защиты определяется по единичному состоянию триггера блока защиты (ТБЗ). После установки ключа памяти (блок II9B4) восстанавливается ключ защиты в ССП.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И		Хранит адрес блока памяти
Т Л		Рабочие регистры
Д	КО	Адресный регистр
БС2	0	Определяет выполняемую команду ISK – I, SSK – 0
БЗ (0–4)	Информационный регистр ЗУКП	Заносится (SSK) или читается (ISK) ключ памяти
БЗ (4–8)	Ключ защиты ССП	Ключ защиты ССП

## 24. КОМАНДЫ ПРЯМОГО УПРАВЛЕНИЯ

### 24.1. Микропрограмма ПРУПР

#### Команды

Название	Мнем.	Формат					Вход
			байт 1	байт 2	байт 3	байт 4	
ПРЯМАЯ ЗАПИСЬ	WRD	SI	84	I <sub>2</sub>	B <sub>1</sub>	D <sub>1</sub>	I68
ПРЯМОЕ ЧТЕНИЕ	RDD	SI	85	I <sub>1</sub>	B <sub>2</sub>	D <sub>1</sub>	I6A

- Время: а) ПРЯМАЯ ЗАПИСЬ - 6 мксек;  
 б) ПРЯМОЕ ЧТЕНИЕ - 7 мксек ( $X \leq 6$ ) -  $X+1$  ( $X > 6$ ) мксек.

Время, через которое станет разрешающим уровень на линии запрещения чтения с момента начала выполнения команды.

Операнды. Разряды 8-15 команды, находящиеся в регистре Л. Байт данных, расположенный в основной памяти по адресу  $\langle B_1 \rangle + D_1$  (команда WRD) или находящийся на восьми входных потенциальных линиях (команда RDD).

Байт данных, находящийся на потенциальных линиях, разрядом четности не сопровождается.

Результат. Содержимое разрядов 8-15 из команды посылается на восемь выходных импульсных линий в виде синхросигналов длительностью от 0,5 до 1,0 мксек. Одновременно с этими синхросигналами выдается специальный синхросигнал длительностью 0,5-1,0 мксек по девятой линии (линии чтения извне в команде RDD или линии записи вовне в команде WRD, которые представляют собой разные линии). Восемь выходных импульсных сигнальных линий не имеют разряда четности.

В команде WRD восемь двоичных разрядов байта, выбранного из памяти, поступают на восемь выходных потенциальных сигнальных линий. Эти сигналы остаются без изменения до следующей команды. Передние фронты потенциальных сигналов данных и синхросигналов совпадают.

В команде RDD байт данных принимается с восьми входных потенциальных линий, если на линии запрещения чтения разрешающий уровень.

Отсутствие сигнала запрещения чтения проверяется после завершения сигнала чтения извне. Сигнал запрещения чтения должен отсутствовать, по крайней мере, еще 0,5 мксек, чтобы чтение произошло. Когда данные заносятся в память, вырабатывается разряд четности.

Если сигнал запрещения чтения не снят, выполнение команды не заканчивается.

Прерывания. Привилегированная операция: процессор находится в состоянии "проблема".

Адресация. Защита памяти по чтению (команда WRD) или по записи (команда RDD).

Диаграмма алгоритма. Так как при прямом управлении передается один байт информации, а из основной памяти читаются два байта, то перед передачей байта на выходные потенциальные линии (WRD) или перед записью байта в память (RDD) определяется четность адреса (блоки I2IB7 и I2ID4).

При прямом чтении принимается один байт информации без контрольного разряда, поэтому, чтобы не было сбоя по контролю перед подачей байта на вход БА, триггер ТТС устанавливается в "1" (блок I2IB5). Контрольный разряд формируется в БА.

#### Регистры и триггеры

Регистры и триггеры	Исходное состояние	Назначение
Г Р И	$\langle B_1 \rangle + D_1$	Хранится адрес байта в основной памяти
Л	I2	Байт в команде
Д	Ход операции	Служит буферным регистром в команде RDD

Регистры и триггеры	Исходное состояние	Назначение
БС2	0 - в команде <b>WRD</b> 1 - в команде <b>RDD</b>	Указатель команды прямого чтения (IEC2) и прямой записи (OEC2)
ГПУ	0	Установкой ГПУ осуществляется выдача сигнала ПРЯМАЯ ЗАПИСЬ (если ОЕС2) или ПРЯМОЕ ЧТЕНИЕ (если ИЕС2)
ГПЧ		Указатель завершения сигнала чтения извне и отсутствия сигнала запрещения чтения (ГПЧ)
РПЗ		Служит для приема байта с входных потенциальных линий
РПЗ		Служит для выдачи байта на выходные потенциальные линии
ТТС	0	ИТС блокирует контроль по нечету

## ПРИЛОЖЕНИЕ. ВРЕМЯ ВЫПОЛНЕНИЯ КОМАНД

## Обозначения

В - общее количество обработанных байтов первого операнда;

Н - количество значащих шестнадцатиричных цифр (исключая впередистоящие нули) в двоичном операнде;

N - общее количество байтов первого операнда для тех инструкций, в которых оба операнда имеют одинаковую длину;

N<sub>1</sub> - общее количество байтов первого операнда;N<sub>2</sub> - общее количество байтов второго операнда;

D - количество значащих десятичных цифр;

N<sub>min</sub> - наименьшее из N<sub>1</sub> и N<sub>2</sub>;N<sub>abs</sub> - /N<sub>1</sub> - N<sub>2</sub>/;

S - число знаков в редактируемом поле;

Z - общее число символов начала значимости и выбора цифры в шаблоне редактирования;

R - общее число разделителей полей в шаблоне редактирования;

OTM - число раз занесения адреса в регистр I;

A - равно 0, если регистр I не изменяется и равно 1, если в регистр I заносится адрес;

U - количество регистров, загружаемых или записываемых в память.

Примечание. В табл. I, 2, 3 и 4 времена выполнения приводятся с учетом базирования адресов и без учета индексирования (для команд формата RX). Время базирования одного адреса - 4 мксек. Время индексирования адреса - 4 мксек.

Таблица I

## Стандартная система команд

Команда			Время выполнения, мксек	
Название	Мнем.	Формат		
ВЫПОЛНИТЬ	EX	RX	33 + время выполнения подчиненной команды	
ВЫЧИТАНИЕ	SR	RR	20	

## Продолжение

Команда			Время выполнения, мксек	
Название	Мнем.	Формат		
ВЫЧИТАНИЕ	S	RX	33	
ВЫЧИТАНИЕ КОДОВ	SLR	RR	22	
ВЫЧИТАНИЕ КОДОВ	SL	RX	35	
ВЫЧИТАНИЕ ПОЛУСЛОВА	SH	RX	29	
ДЕЛЕНИЕ	DR	RR	390	
ДЕЛЕНИЕ	D	RX	398	
ЗАГРУЗКА	LR	RR	18	
ЗАГРУЗКА	L	RX	27	
ЗАГРУЗКА АДРЕСА	LA	RX	24	
ЗАГРУЗКА ГРУППОВАЯ	LM	RS	18 - 8U	
ЗАГРУЗКА ДОПОЛНЕНИЯ	LCR	RR	21	
ЗАГРУЗКА И ПРОВЕРКА	LTR	RR	21	
ЗАГРУЗКА ОТРИЦАТЕЛЬНАЯ	LNR	RR	23	
ЗАГРУЗКА ПОЛОЖИТЕЛЬНАЯ	LPR	RR	23	
ЗАГРУЗКА ПОЛУСЛОВА	LH	RX	28	
ЗАПИСЬ В ПАМЯТЬ	ST	RX	27	
ЗАПИСЬ В ПАМЯТЬ ГРУППОВАЯ	STM	RS	18 + IOU	
ЗАПИСЬ В ПАМЯТЬ ПОЛУСЛОВА	STH	RX	22	
ЗАПИСЬ В ПАМЯТЬ СИМВОЛА	STC	RX	23	
И	NR	RR	20	
И	N	RX	30	
И	NI	SI	19	
И	NC	SS	36+3N , если оба адреса четные или нечетные 28+5N - в остальных случаях	
ИЛИ	OR	RR	20	
ИЛИ	O	RX	30	
ИЛИ	OI	SI	19	
ИЛИ	OC	SS	36+3N , если оба адреса четные или нечетные 28+N - в остальных случаях	
ИСКЛЮЧАЮЩЕЕ ИЛИ	XR	RR	20	
ИСКЛЮЧАЮЩЕЕ ИЛИ	X	RX	30	
ИСКЛЮЧАЮЩЕЕ ИЛИ	XI	SI	19	
ИСКЛЮЧАЮЩЕЕ ИЛИ	XC	SS	36+3N , если оба адреса четные или нечетные 28+5N - в остальных случаях	
ОБРАЩЕНИЕ К СУПЕРВИЗОРУ	SVC	RR	59	
ПЕРЕКОДИРОВАТЬ	TR	SS	34+ION	
ПЕРЕКОДИРОВАТЬ И ПРОВЕРИТЬ	TRT	SS	57+ION , если все байт-функции нули 44+9B - есть хотя бы одна ненулевая байт-функция	
ПЕРЕСЫЛКА	MVI	SI	18	
ПЕРЕСЫЛКА	MVC	SS	37+3N , если оба адреса четные или нечетные	

Команда			Время выполнения, мкsec	
Название	Мнем.	Формат		
ПЕРЕСЫЛКА ЗОН	MVZ	SS	30+5N - в остальных случаях 43,5+3,5N , если оба адреса четные или нечетные	
ПЕРЕСЫЛКА СО СДВИГОМ	MVO	SS	39+5N , в остальных случаях 27+9N <sub>I</sub> , если N <sub>I</sub> ≤ N <sub>2</sub> 32+6N <sub>2</sub> +3N <sub>I</sub> , если N <sub>I</sub> > N <sub>2</sub>	
ПЕРЕСЫЛКА ЦИФР	MVN	SS	43,5+3,5N , если оба адреса четные или нечетные 39+5N - в остальных случаях	
ПЕРЕХОД ПО СЧЕТЧИКУ	BCTR	RR	24	
ПЕРЕХОД ПО СЧЕТЧИКУ	BCT	RX	39	
ПЕРЕХОД ПО ИНДЕКСУ БОЛЬШЕ	BXH	RS	42	
ПЕРЕХОД ПО ИНДЕКСУ МЕНЬШЕ ИЛИ РАВНО	BXLE	RS	42	
ПЕРЕХОД С ВОЗВРАТОМ	BALR	RR	27	
ПЕРЕХОД С ВОЗВРАТОМ	BAL	RX	33	
ПРЕОБРАЗОВАНИЕ В ДВОЙЧНУЮ	SVB	RX	50 + 26D	
ПРЕОБРАЗОВАНИЕ В ДЕСЯТИЧНУЮ	SVD	RX	54 + 23H + 4H <sup>2</sup>	
ПРОВЕРИТЬ ПО МАСКЕ	TM	SI	19	
ПРОВЕРИТЬ И УСТАНОВИТЬ	TS	SI	2I	
ПРОЧИТАТЬ СИМВОЛ	IC	RX	22	
РАСПАКОВАТЬ	UNPK	SS	4I+4 N <sub>I</sub> , при N <sub>I</sub> >I; 34 при N <sub>I</sub> =I	
СДВИГ ВЛЕВО	SLA	RS	62	
СДВИГ ВЛЕВО ДВОЙНОЙ	SLDA	RS	93	
СДВИГ ВЛЕВО ДВОЙНОЙ КОДОВ	SLDL	RS	80	
СДВИГ ВЛЕВО КОДОВ	SLL	RS	55	
СДВИГ ВПРАВО	SRA	RS	54	
СДВИГ ВПРАВО ДВОЙНОЙ	SRDA	RS	83	
СДВИГ ВПРАВО ДВОЙНОЙ КОДОВ	SRDL	RS	80	
СДВИГ ВПРАВО КОДОВ	SRL	RS	52	
СЛОЖЕНИЕ КОДОВ	ALR	RR	2I	
СЛОЖЕНИЕ КОДОВ	AL	RX	34	
СЛОЖЕНИЕ ПОЛУСЛОВА	AH	RX	29	
СЛОЖЕНИЕ	AR	RR	20	
СЛОЖЕНИЕ	A	RX	33	
СРАВНЕНИЕ	CR	RR	20	
СРАВНЕНИЕ	C	RX	3I	
СРАВНЕНИЕ КОДОВ	CLR	RR	I3+3B	
СРАВНЕНИЕ КОДОВ	CL	RX	25, если B =I 25+2B - в остальных случаях	
СРАВНЕНИЕ КОДОВ	CLI	SI	19	
СРАВНЕНИЕ КОДОВ	CLC	SS	67+5B	
СРАВНЕНИЕ ПОЛУСЛОВА	CH	RX	29	
УМНОЖЕНИЕ	MR	RR	338	
УМНОЖЕНИЕ	M	RX	348	
УМНОЖЕНИЕ ПОЛУСЛОВА	MH	RX	2I8	
УПАКОВАТЬ	PACK	SS	4I+4 N <sub>I</sub> при N <sub>I</sub> >I; 34 при N <sub>I</sub> =I	
УСЛОВНЫЙ ПЕРЕХОД	BCR	RR	I6	
УСЛОВНЫЙ ПЕРЕХОД	BC	RX	29	
УСТАНОВИТЬ МАСКУ ПРОГРАММЫ	SPM	RR	I2	
УСТАНОВИТЬ МАСКУ СИСТЕМЫ	SSM	SI	23	

Таблица 2

## Команды десятичной арифметики

Команда			Время выполнения, мксек
Название	Мнем.	Формат	
ВЫЧИТАНИЕ ДЕСЯТИЧНОЕ	SP	SS	$70+3,2N_{min}+2,2N_{abs}+0,2N_I$
ДЕЛЕНИЕ ДЕСЯТИЧНОЕ	DP	SS	$2(N_I - N_2) (I00+I9N_2)$
ОТРЕДАКТИРОВАТЬ	ED	SS	$46+7N+2,5Z+5N_2-0,5S$
ОТРЕДАКТИРОВАТЬ И ОТМЕТИТЬ	EDMK	SS	$42+7N+2,5Z+R+5N_2-0,5S +50IM+3A$
СЛОЖЕНИЕ ДЕСЯТИЧНОЕ	AP	SS	$74+3,2N_{min}+2,2N_{abs}+0,2N_I$
СЛОЖЕНИЕ С ОЧИСТКОЙ	ZAP	SS	$65+3N_{min}+2,5N_{abs}$ , если оба адреса четные или нечетные; $70+4,5N_{min}+2,5N_{abs}$ - в остальных случаях
СРАВНЕНИЕ ДЕСЯТИЧНОЕ	CP	SS	$5I+2N_I+2N_2$
УМНОЖЕНИЕ ДЕСЯТИЧНОЕ	MP	SS	$I09+9N_I+9N_2+(2N_2-I)(27+6N_I-3N_2)$

Таблица 3

## Команды арифметики с плавающей запятой

Команда			Время выполнения, мксек
Название	Мнем.	Формат	
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИНОЕ)	SWR	RR	73
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИНОЕ)	SW	RX	54
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	SVR	RR	57
ВЫЧИТАНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	SV	RX	70
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИНОЕ)	SDR	RP	98
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИНОЕ)	SD	RX	I07
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	SER	RR	67
ВЫЧИТАНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	SE	RX	53
ДЕЛЕНИЕ (ДЛИНОЕ)	DDR	RR	2059
ДЕЛЕНИЕ (ДЛИНОЕ)	DD	RX	2069
ДЕЛЕНИЕ (КОРОТКОЕ)	DER	RR	389
ДЕЛЕНИЕ (КОРОТКОЕ)	DE	RX	399
ЗАГРУЗКА (ДЛИННАЯ)	LDR	RR	3I
ЗАГРУЗКА (КОРОТКАЯ)	LER	RR	I9
ЗАГРУЗКА (ДЛИННАЯ)	LD	RX	40
ЗАГРУЗКА (КОРОТКАЯ)	LE	RX	27
ЗАГРУЗКА ДОПОЛНЕНИЯ (ДЛИННАЯ)	LCDR	RR	30
ЗАГРУЗКА ДОПОЛНЕНИЯ (КОРОТКАЯ)	LCER	RR	I9
ЗАГРУЗКА И ПРОВЕРКА (ДЛИННАЯ)	LTDR	RR	3I
ЗАГРУЗКА И ПРОВЕРКА (КОРОТКАЯ)	LTER	RR	I9
ЗАГРУЗКА ОТРИЦАТЕЛЬНАЯ (ДЛИННАЯ)	LNDR	RR	3I
ЗАГРУЗКА ОТРИЦАТЕЛЬНАЯ (КОРОТКАЯ)	LNER	RR	I9
ЗАГРУЗКА ПОЛОЖИТЕЛЬНАЯ (ДЛИННАЯ)	LPDR	RR	3I
ЗАГРУЗКА ПОЛОЖИТЕЛЬНАЯ (КОРОТКАЯ)	LPER	RR	I9
ЗАПИСЬ В ПАМЯТЬ (ДЛИННАЯ)	STD	RX	38

Команда			Время выполнения, мксек
Название	Мнем.	Формат	
ЗАПИСЬ В ПАМЯТЬ (КОРОТКАЯ)	STE	RX	29
ПОПОЛАМ (ДЛИНОЕ)	HDR	RR	75
ПОПОЛАМ (КОРОТКОЕ)	HER	RR	45
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИНОЕ)	AWR	RR	79
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (ДЛИНОЕ)	AW	RX	82
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	AUR	RR	55
СЛОЖЕНИЕ БЕЗ НОРМАЛИЗАЦИИ (КОРОТКОЕ)	AU	RX	65
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИНОЕ)	ADR	RR	93
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (ДЛИНОЕ)	AD	RX	107
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	AER	RR	62
СЛОЖЕНИЕ С НОРМАЛИЗАЦИЕЙ (КОРОТКОЕ)	AE	RX	70
СРАВНЕНИЕ (ДЛИНОЕ)	CDR	RR	58
СРАВНЕНИЕ (ДЛИНОЕ)	CD	RX	72
СРАВНЕНИЕ (КОРОТКОЕ)	CER	RR	44
СРАВНЕНИЕ (КОРОТКОЕ)	CE	RX	52
УМНОЖЕНИЕ (ДЛИНОЕ)	MDR	RR	1239
УМНОЖЕНИЕ (ДЛИНОЕ)	MD	RX	1248
УМНОЖЕНИЕ (КОРОТКОЕ)	MER	RR	489
УМНОЖЕНИЕ (КОРОТКОЕ)	ME	RX	498

Таблица 4  
Команды прямого управления

Команда			Время выполнения, мксек
Название	Мнем.	Формат	
ПРЯМАЯ ЗАПИСЬ	WRD	SI	20
ПРЯМОЕ ЧТЕНИЕ	RDD	SI	21

Лист регистрации изменений

Изменение	Номера листов (страниц)				Всего листов (страниц) в документе	№ документа	Входящий № сопроводительного документа и дата	Подпись Дата
	измененных	замененных	новых	изъятых				